三維堆疊高帶寬存儲器混合鍵合相關(guān)熱問題

論文信息：

Seung-Hoon Lee, Su-Jong Kim, Ji-Su Lee and Seok-Ho Rhi, Thermal Issues Related to Hybrid Bonding of 3D-Stacked High Bandwidth Memory: A Comprehensive Review,Electronics 2025, 14, 2682.

論文鏈接：

https://doi.org/10.3390/electronics14132682

Part.1

研究背景

隨著人工智能、高性能計(jì)算等領(lǐng)域?qū)?shù)據(jù)處理需求的激增，高帶寬存儲器（HBM）憑借三維堆疊結(jié)構(gòu)實(shí)現(xiàn)了高集成密度與高帶寬的優(yōu)勢，成為滿足大規(guī)模計(jì)算任務(wù)的核心存儲方案，但該結(jié)構(gòu)也帶來了嚴(yán)重的熱積聚與熱機(jī)械應(yīng)力問題 —— 堆疊層數(shù)超過 12 層后內(nèi)部熱阻會急劇上升，且硅、銅、介質(zhì)等異質(zhì)材料的熱膨脹系數(shù)（CTE）不匹配易引發(fā)銅突出、分層、翹曲等可靠性缺陷，傳統(tǒng)外部冷卻方案與熱壓鍵合（TCB）技術(shù)難以從根本上解決這些問題。在此背景下，混合鍵合技術(shù)作為兼顧電連接與熱傳導(dǎo)的創(chuàng)新方案逐漸受到關(guān)注，但其在高層數(shù)堆疊（16 層及以上）中的熱性能優(yōu)化、熱 - 電 - 機(jī)械性能的協(xié)同平衡等關(guān)鍵問題仍缺乏系統(tǒng)研究，相關(guān)設(shè)計(jì)參數(shù)與工藝方案也缺乏明確的數(shù)值指導(dǎo)。本論文通過全面綜述混合鍵合技術(shù)在 HBM 中的熱管理應(yīng)用與熱機(jī)械問題緩解策略，不僅填補(bǔ)了現(xiàn)有研究在高層數(shù)堆疊熱性能量化分析、多性能協(xié)同優(yōu)化等方面的空白，還明確了材料選擇、工藝優(yōu)化、結(jié)構(gòu)設(shè)計(jì)等維度的關(guān)鍵技術(shù)路徑，為下一代 20 層及以上超高堆疊 HBM 的高效熱管理與長期可靠性提供了重要理論支撐和實(shí)踐指導(dǎo)，對推動 AI、高性能計(jì)算等領(lǐng)域存儲技術(shù)的升級具有重要意義。

Part.2

研究內(nèi)容

論文圍繞三維堆疊高帶寬存儲器（HBM）的混合鍵合熱管理與熱機(jī)械可靠性展開深入研究，首先系統(tǒng)剖析了 HBM 的熱瓶頸與現(xiàn)有解決方案的局限。如圖 1 所示，HBM 垂直堆疊的芯片結(jié)構(gòu)導(dǎo)致垂直傳熱受阻，中間層熱量大量積聚，而硅通孔（TSV）、底部填充層等組件進(jìn)一步加劇積熱，當(dāng)堆疊層數(shù)超過 12 層后內(nèi)部熱阻會急劇上升。傳統(tǒng)外部冷卻方案（如散熱片、模內(nèi)通孔板 TMP）雖能降低部分結(jié)溫（圖 2 中 TMP 可使 HBM 結(jié)溫降低約 10.3℃），但無法根治內(nèi)部熱傳導(dǎo)問題，因此混合鍵合技術(shù)成為核心研究方向。論文通過對比熱壓鍵合（TCB）與混合鍵合的性能，明確混合鍵合通過 Cu-Cu 直接鍵合與介質(zhì)鍵合的協(xié)同作用，可將鍵合層厚度從 16μm 縮減至 1.3μm，熱阻低至 0.8 mm2?K/W，顯著優(yōu)于傳統(tǒng)微凸點(diǎn)堆疊，圖 3 詳細(xì)展示了 Cu-SiO?混合鍵合的八步工藝流程，清晰呈現(xiàn)了從芯片制備到最終鍵合的完整過程。

圖 1 三維堆疊存儲器結(jié)構(gòu)的散熱情況（垂直傳熱受限導(dǎo)致中間層熱量積聚）。

圖 2 中介層上高帶寬存儲器（HBM）與圖形處理器（GPU）的集成。

圖 3 銅 - 二氧化硅（Cu-SiO2）混合鍵合工藝流程示意圖：(a) 芯片制備；(b) 二氧化硅干法刻蝕；(c) 銅電鍍；(d) 銅 / 二氧化硅化學(xué)機(jī)械拋光（CMP）；(e) 等離子體處理；(f) 共價(jià)鍵合；(g) 熱膨脹退火；(h) 銅 - 二氧化硅鍵合。

在混合鍵合熱性能優(yōu)化方面，論文從多維度展開參數(shù)研究，重點(diǎn)聚焦金屬焊盤設(shè)計(jì)、材料選擇與工藝條件的影響。焊盤設(shè)計(jì)上，圖 4 顯示銅焊盤密度對熱阻影響顯著，當(dāng)銅密度從 0% 提升至 22%、間距 1.75μm 時，鍵合界面熱阻降低 38%；而 Han 等人的三組銅焊盤配置實(shí)驗(yàn)（圖 5）表明，6μm 窄間距的 3μm 直徑焊盤（Group 1）導(dǎo)熱系數(shù)達(dá) 7.2 W/(m?K)，優(yōu)于大尺寸寬間距設(shè)計(jì)，證實(shí)間距優(yōu)化比焊盤尺寸擴(kuò)大更能提升熱性能。材料層面，高導(dǎo)熱復(fù)合底部填充料的研發(fā)取得突破，如 Gao 等人采用硅烷功能化 h-BN 與 α-Al?O?混合填料，使導(dǎo)熱系數(shù)提升至 0.85 W/(m?K)；SiCN 介質(zhì)替代傳統(tǒng) SiO?可減少吸濕性和空隙形成，提升低溫鍵合穩(wěn)定性。工藝上，200℃以下的等離子體活化低溫鍵合（圖 3 (e) 的等離子體處理步驟）可有效降低熱應(yīng)力，配合化學(xué)機(jī)械拋光（CMP）控制表面粗糙度≤2 nm，能實(shí)現(xiàn)無空隙鍵合和 80 MPa 的剪切強(qiáng)度。

圖 4 鍵合界面熱阻隨銅焊盤密度的變化關(guān)系。

圖 5 三組不同密度和間距的銅焊盤位置陣列示意圖：(a) 第 1 組（直徑 3 微米 / 間距 6 微米）；(b) 第 2 組（直徑 3 微米 / 間距 10 微米）；(c) 第 3 組（直徑 5 微米 / 間距 10 微米）。

針對熱膨脹系數(shù)（CTE）不匹配引發(fā)的熱機(jī)械問題，論文深入分析了其失效機(jī)制并提出三類緩解策略。如圖 6-8 所示，CTE 不匹配會導(dǎo)致焊點(diǎn)裂紋、銅突出和層間分層等缺陷，SAC305 焊料與硅芯片的 CTE 差異（21-28 vs 2.7 ppm/℃）會使焊點(diǎn)應(yīng)力達(dá) 80.48-173 MPa。材料層面，采用納米孿晶銅（NT-Cu）和 CTE 匹配的聚合物復(fù)合材料，圖 9 對比了傳統(tǒng)電鍍銅與納米孿晶銅的晶粒結(jié)構(gòu)，后者的定向?qū)訝罱Y(jié)構(gòu)可在 150-200℃下實(shí)現(xiàn)低接觸電阻鍵合；工藝層面，通過 200℃以下低溫鍵合減少熱負(fù)荷；結(jié)構(gòu)層面，推薦交錯式堆疊和圓角設(shè)計(jì)，圖 10 的交錯式結(jié)構(gòu)使翹曲從 11.462μm 降至 1.436μm，顯著分散熱應(yīng)力。

圖 6 三維堆疊封裝中焊點(diǎn)內(nèi)裂紋擴(kuò)展的典型情況。

圖 7 硅通孔（TSV）結(jié)構(gòu)熱處理過程中產(chǎn)生的銅突出 。

圖 8 凸點(diǎn)與芯片界面間產(chǎn)生的分層現(xiàn)象。

圖 9 傳統(tǒng)銅與納米孿晶銅的晶粒結(jié)構(gòu)對比：(a) 傳統(tǒng)電鍍銅；(b) 納米孿晶銅。

圖 10 芯片堆疊布局的橫截面示意圖：(a) 交錯式；(b) 階梯式。

最后，論文通過綜合對比各類優(yōu)化策略的效果，明確了混合鍵合熱優(yōu)化的優(yōu)先級。如圖 11 所示，焊盤布局（間距和陣列）的優(yōu)化對熱性能提升最為顯著，其次是晶體取向調(diào)控和壓力調(diào)整，銅密度超過 20% 后收益遞減。同時，論文還探討了熱 - 電 - 機(jī)械性能的協(xié)同平衡，提出 “材料 - 工藝 - 結(jié)構(gòu)” 三位一體的集成優(yōu)化框架，為下一代 20 層及以上超高堆疊 HBM 的高效熱管理與長期可靠性提供了系統(tǒng)的理論支撐和實(shí)踐指導(dǎo)。

圖 11 芯片堆疊布局的橫截面示意圖：(a) 交錯式；(b) 階梯式。

Part.3

研究總結(jié)

本論文圍繞三維堆疊高帶寬存儲器（HBM）混合鍵合技術(shù)的熱管理與熱機(jī)械可靠性展開全面綜述，系統(tǒng)梳理了 HBM 三維堆疊結(jié)構(gòu)的熱瓶頸及混合鍵合技術(shù)的解決方案。研究首先明確，HBM 垂直堆疊導(dǎo)致的垂直傳熱受限和 12 層以上堆疊后內(nèi)部熱阻激增的問題，無法通過傳統(tǒng)外部冷卻方案根本解決，而混合鍵合通過 Cu-Cu 直接鍵合與介質(zhì)鍵合的結(jié)合，可將熱阻降至 0.8 mm2?K/W，顯著優(yōu)于傳統(tǒng)微凸點(diǎn)堆疊。論文進(jìn)一步量化了銅焊盤密度、間距等關(guān)鍵參數(shù)對熱性能的影響，確定銅覆蓋率至少 20%、間距≤6μm 為最優(yōu)設(shè)計(jì)閾值，并總結(jié)了高導(dǎo)熱復(fù)合底部填充料、SiCN 介質(zhì)、納米孿晶銅等材料優(yōu)化路徑。針對熱膨脹系數(shù)（CTE）不匹配引發(fā)的銅突出、分層等缺陷，提出了材料選擇、低溫工藝（200℃以下）和交錯式堆疊（圖 24）等三類緩解策略。最后，通過對比不同優(yōu)化方法的熱性能改善率，明確了 “焊盤布局優(yōu)化優(yōu)先，壓力與晶體取向調(diào)控次之” 的優(yōu)化層級，并構(gòu)建了 “材料 - 工藝 - 結(jié)構(gòu)” 三位一體的集成框架，為 20 層及以上超高堆疊 HBM 的熱 - 電 - 機(jī)械性能協(xié)同優(yōu)化提供了關(guān)鍵理論支撐和實(shí)踐指導(dǎo)。

Thermal_Issues_Related_to_Hybrid_Bonding_of_3D-Sta.pdf

歡迎關(guān)注公眾號 “芯片散熱”