港大博士生提出硬件原生ADC架構(gòu)，解鎖存算一體極致能效

近期，香港大學(xué)博士生洪海橋與所在團(tuán)隊(duì)首次提出了一種基于憶阻器的自適應(yīng)模數(shù)轉(zhuǎn)換器（ADC，analog-to-digital converters），旨在從電路-架構(gòu)層面解決存算一體（CIM，Compute-in-memory）AI 芯片的核心瓶頸。

它具有自適應(yīng)特性，就像一把能根據(jù)信號(hào)數(shù)據(jù)分布動(dòng)態(tài)調(diào)整刻度的“智能尺子”，不僅測(cè)得更準(zhǔn)和更快，還更省電。

值得關(guān)注的是，AI 芯片的發(fā)熱和費(fèi)電的問題有望得到改善——相比于傳統(tǒng) ADC 設(shè)計(jì)，該憶阻器 ADC 在特定場(chǎng)景下能大幅降低信號(hào)轉(zhuǎn)換能耗。集成這種 ADC 后，存算一體系統(tǒng)的總能耗和總面積開銷可分別降低 57.2% 和 30.7%。

總體來說，這種設(shè)計(jì)在系統(tǒng)能耗和面積方面都實(shí)現(xiàn)了顯著改善，在存算一體系統(tǒng)的大規(guī)模部署方面展現(xiàn)出潛力。需要了解的是，這項(xiàng)技術(shù)并不是要替換 GPU，而是補(bǔ)足 GPU 無法高效覆蓋的嚴(yán)苛功耗邊緣場(chǎng)景。

其為邊緣端的模型部署提供了極致能效的硬件基礎(chǔ)，讓神經(jīng)網(wǎng)絡(luò)在邊緣計(jì)算終端也能高效運(yùn)行，從而高效支持檢測(cè)、識(shí)別、分析和預(yù)測(cè)等任務(wù)。這些設(shè)備大多依靠電池供電，無法承受云端服務(wù)器的高功耗、高延遲。

得益于其與存算一體架構(gòu)的原生融合特性，該技術(shù)有望在智能穿戴、移動(dòng)終端及自動(dòng)駕駛等對(duì)功耗敏感的邊緣場(chǎng)景中發(fā)揮關(guān)鍵作用，在實(shí)現(xiàn)復(fù)雜實(shí)時(shí)任務(wù)（如心率異常分析、計(jì)算攝影、障礙物識(shí)別）的同時(shí)，顯著延長設(shè)備續(xù)航，而無需將大量原始數(shù)據(jù)上傳云端。

用創(chuàng)新設(shè)計(jì)，能翻過 ADC 面積功耗這座“大山”嗎？

當(dāng) AI 模型規(guī)模持續(xù)膨脹，終端設(shè)備對(duì)低延遲和低功耗的需求達(dá)到極限時(shí)，傳統(tǒng)馮·諾依曼架構(gòu)的“存儲(chǔ)墻”和“功耗墻”局限性會(huì)愈發(fā)突出。在存儲(chǔ)容量、數(shù)據(jù)搬運(yùn)延遲成為核心瓶頸的場(chǎng)景下，存算一體技術(shù)因能夠高效執(zhí)行向量-矩陣乘法操作，被認(rèn)為是突破馮·諾依曼瓶頸的關(guān)鍵方法。

但它受限于模擬信號(hào)到數(shù)字信號(hào)轉(zhuǎn)換，即由于計(jì)算結(jié)果是模擬信號(hào)，而芯片上的其他部分（比如非線性激活函數(shù)、池化操作或與下一層計(jì)算單元之間的傳輸電路）幾乎都是數(shù)字電路。因此，必須在計(jì)算結(jié)果出來后，用 ADC 將其轉(zhuǎn)換回?cái)?shù)字信號(hào)（如下圖 b 所示）。

（來源：Nature Communications）

存算一體的核心計(jì)算單元——憶阻器存算一體陣列在芯片版圖上密度極高，而其外圍電路往往占較大面積、耗大量電能，進(jìn)而削弱了存算一體中模擬計(jì)算帶來的優(yōu)勢(shì)。

長期以來，ADC 的開銷是影響憶阻器芯片能效的關(guān)鍵瓶頸之一。盡管在學(xué)術(shù)界有很多優(yōu)秀的工作陸續(xù)提出過解決方案，但由于復(fù)雜度和帶來的相關(guān)問題，在 AI 硬件這一場(chǎng)景下，要實(shí)現(xiàn)可拓展抗噪聲保證計(jì)算精度，就必須翻越 ADC 面積功耗過大這座“大山”。

為解決上述問題，研究團(tuán)隊(duì)另辟蹊徑——在基于憶阻器的存算一體系統(tǒng)中，直接利用憶阻器本身來設(shè)計(jì) ADC。這種設(shè)計(jì)巧妙地利用了憶阻器的可編程模擬特性，直接解決了傳統(tǒng)設(shè)計(jì)中靈活性與硬件開銷難以兼得的矛盾：

首先，它摒棄了傳統(tǒng)方案中為了實(shí)現(xiàn)“自適應(yīng)”而引入的龐大冗余。傳統(tǒng)的 CMOS ADC 如果想要調(diào)整量化刻度（自適應(yīng)），往往需要切換龐大的電容陣列，并配合復(fù)雜的數(shù)字控制邏輯電路來調(diào)整參考電壓，這會(huì)導(dǎo)致面積和功耗劇增。而該團(tuán)隊(duì)的設(shè)計(jì)利用憶阻器的可編程性直接定義量化邊界，僅需通過電壓脈沖調(diào)節(jié)阻值即可完成配置，不再需要電容陣列和額外的數(shù)字邏輯。

其次，它在極簡(jiǎn)的架構(gòu)下實(shí)現(xiàn)了極致的能效。得益于憶阻器緊湊的物理結(jié)構(gòu)，該設(shè)計(jì)無需使用傳統(tǒng) ADC 中復(fù)雜的運(yùn)算放大器和多級(jí)比較器電路，從而極大地削減了硬件開銷。正是這種硬件原生的自適應(yīng)設(shè)計(jì)，讓該 ADC 在保證精度的同時(shí)，實(shí)現(xiàn)了面積與功耗的雙重突破。

（來源：Nature Communications）

洪海橋?qū)?DeepTech 解釋說道：“我們的 ADC 由一系列量化單元（Q-cell）組成，每個(gè)量化單元中有兩個(gè)憶阻器，它們配合充放電電路構(gòu)成了一個(gè)可編程的電壓比較器。這種設(shè)計(jì)利用憶阻器的模擬特性直接表示量化邊界，當(dāng)神經(jīng)網(wǎng)絡(luò)的部署需要一套新的量化邊界時(shí)，只需重寫這些憶阻器的電導(dǎo)值即可。這種設(shè)計(jì)極大地簡(jiǎn)化了自適應(yīng) ADC 所需的電路，從而結(jié)合憶阻器器件實(shí)現(xiàn)了能效和面積的巨大優(yōu)勢(shì)。”

提升存算一體技術(shù)的能效和精度

除了電路設(shè)計(jì)的創(chuàng)新，器件本身的優(yōu)異特性也是走向產(chǎn)業(yè)化的基石。在研究實(shí)驗(yàn)中，研究團(tuán)隊(duì)制備的 8×8 憶阻器陣列展現(xiàn)出了極高的一致性，器件間電導(dǎo)狀態(tài)的標(biāo)準(zhǔn)差僅為 2.73 μS，證明了該工藝的成熟度與魯棒性。

更關(guān)鍵的是，該技術(shù)充分利用了憶阻器的非易失性優(yōu)勢(shì)。與需要持續(xù)供電刷新數(shù)據(jù)的傳統(tǒng)存儲(chǔ)器不同，憶阻器一旦寫入數(shù)據(jù)，斷電后仍能長久保持。

這意味著在實(shí)際應(yīng)用中，ADC 的量化配置只需要寫入一次，就可以在極低功耗下長期穩(wěn)定運(yùn)行，無需頻繁的擦寫操作。這種“一次配置，長久使用”的特性，對(duì)于電池容量受限的邊緣 AI 設(shè)備而言至關(guān)重要。

（來源：Nature Communications）

不僅如此，更值得關(guān)注的是，該團(tuán)隊(duì)提出的超分辨率方法可在一定誤差下高精度工作。“我們反過來利用器件之間不可避免的微小差異，讓這些‘壞’的誤差變成‘好’的資源，提升了系統(tǒng)的有效精度。”洪海橋說。

（來源：Nature Communications）

該團(tuán)隊(duì)建模了多個(gè)精度的自適應(yīng) ADC，并且考慮了真實(shí)的憶阻器器件漲落（Variation），在 VGG8 網(wǎng)絡(luò)和 CIFAR-10 數(shù)據(jù)集上實(shí)現(xiàn)了 89.55% 的準(zhǔn)確率。洪海橋指出，這個(gè)數(shù)字的真正意義在于非常接近理想的算法結(jié)果（90.2%），并且遠(yuǎn)超同等比特?cái)?shù)下的均勻量化 ADC。證明了該 ADC 在實(shí)際、非理想的硬件條件下，仍然能支持高精度的神經(jīng)網(wǎng)絡(luò)推理。

（來源：Nature Communications）

這種 ADC 在硬件效率方面也實(shí)現(xiàn)了顯著提升。根據(jù)估算，相較于當(dāng)前在 ISSCC/VLSI 發(fā)表的同類最優(yōu) ADC，功耗最低壓縮了 15 倍、面積縮小近 13 倍。具體而言，其在 5 比特精度下的能量消耗僅為 12.58 飛焦耳/次轉(zhuǎn)換，而芯片面積僅 24.29 平方微米。

（來源：Nature Communications）

基于憶阻器的自適應(yīng) ADC 與存算一體架構(gòu)深度融合，共同構(gòu)建了超越傳統(tǒng)數(shù)字計(jì)算的全新優(yōu)勢(shì)：

·計(jì)算架構(gòu)：GPU、TPU 是高度優(yōu)化的數(shù)字計(jì)算架構(gòu)，仍基于馮·諾依曼體系，計(jì)算與存儲(chǔ)（SRAM/DRAM）分離，依賴高帶寬與復(fù)雜數(shù)字邏輯并行計(jì)算，具有高精度、高通用性與成熟生態(tài)的優(yōu)勢(shì)，但在能效比上往往不盡如人意。

·計(jì)算原理：該技術(shù)采用模擬域存算一體架構(gòu)，直接利用物理定律在憶阻器陣列中完成模擬計(jì)算，是數(shù)據(jù)驅(qū)動(dòng)、神經(jīng)形態(tài)的計(jì)算范式，并且能效極高。

·數(shù)據(jù)特性：憶阻器為非易失性存儲(chǔ)器，斷電后 AI 模型權(quán)重仍可保留，這與依賴 SRAM/DRAM 的數(shù)字芯片不同，因而在待機(jī)功耗與即時(shí)喚醒方面具備天然優(yōu)勢(shì)，尤其適合邊緣設(shè)備。

·核心瓶頸：該研究中的 ADC 解決的是存算一體架構(gòu)內(nèi)的模數(shù)轉(zhuǎn)換瓶頸，攻克其關(guān)鍵問題。

該工作目前處于關(guān)鍵器件和電路的原型驗(yàn)證階段。面向落地應(yīng)用，未來研究還需要解決一系列復(fù)雜挑戰(zhàn)：

首先，完整的芯片集成和流片驗(yàn)證。最關(guān)鍵的方向是從高效的 ADC 模塊發(fā)展為一個(gè)完整的系統(tǒng)，即與憶阻器計(jì)算陣列、數(shù)字控制模塊、激活函數(shù)電路等集成在同一塊硅片上，并在流片過程中評(píng)估和優(yōu)化整個(gè)系統(tǒng)的實(shí)際能效和魯棒性。

其次，拓展自適應(yīng)算法與硬件的協(xié)同設(shè)計(jì)。這種 ADC 是可編程的，研究團(tuán)隊(duì)希望繼續(xù)探索更智能的片上學(xué)習(xí)算法，讓 ADC 能夠?qū)崟r(shí)地、自主地根據(jù)數(shù)據(jù)流動(dòng)態(tài)調(diào)整自己的量化邊界，而不僅是加載預(yù)設(shè)值。

有望發(fā)展成下一代計(jì)算架構(gòu)中的重要組成部分

據(jù)了解，該研究歷時(shí)約兩年，為證明研究是關(guān)鍵的系統(tǒng)級(jí)瓶頸以及是有潛力推動(dòng)該技術(shù)前進(jìn)的全新范式，研究人員做了大量的實(shí)驗(yàn)驗(yàn)證、電路版圖和電壓魯棒性分析等工作，使研究更加完善和嚴(yán)謹(jǐn)。

工作最終得到了審稿人的一致認(rèn)可，其中一位審稿人對(duì)該研究評(píng)價(jià)稱：“該研究所致力解決的問題至關(guān)重要。通過采用基于憶阻器的 ADC 方案來顯著降低向量-矩陣乘法運(yùn)算前后的 DAC 和 ADC 能耗，對(duì)于推動(dòng)存算一體技術(shù)的（商業(yè)化）落地與發(fā)展極其重要，我甚至認(rèn)為是決定性的。”

回憶研究過程，洪海橋表示：“一個(gè)激動(dòng)的時(shí)刻是，當(dāng)我們意識(shí)到在憶阻器計(jì)算系統(tǒng)中使用憶阻器構(gòu)建一個(gè) ADC 是可行的，同時(shí)這能夠很好地解決 ADC 在存算一體中的困境。并且，作為一個(gè)新方向的成果被頂級(jí)期刊認(rèn)可和接收，這是科學(xué)研究中一種純粹的快樂。”

近日，相關(guān)論文以《基于憶阻器的自適應(yīng)模數(shù)轉(zhuǎn)換實(shí)現(xiàn)高效精準(zhǔn)的存算一體計(jì)算》（Memristor-based adaptive analog-to-digital conversion for efficient and accurate compute-in-memory）為題發(fā)表在 Nature Communications[1]。香港大學(xué)博士生洪海橋是第一作者，劉正午博士、李燦教授和黃毅（Ngai Wong）教授擔(dān)任共同通訊作者。

圖丨相關(guān)論文（來源：Nature Communications）

目前以 GPU/TPU 為代表的數(shù)字加速器生態(tài)依然強(qiáng)勁，但其物理定律的限制客觀存在。CIM 正在從器件探索階段，快速走向系統(tǒng)集成和優(yōu)化階段。

從行業(yè)發(fā)展來看，現(xiàn)有的移動(dòng)端芯片通過堆疊更多的計(jì)算與存儲(chǔ)單元，已初步實(shí)現(xiàn)了在手機(jī)等邊緣設(shè)備上運(yùn)行輕量級(jí)大模型，正逐步實(shí)現(xiàn)過去被認(rèn)為不可能的能力。但在電池供電受限的場(chǎng)景下，隨著模型復(fù)雜度的進(jìn)一步提升，對(duì)能效的要求將愈發(fā)嚴(yán)苛，這正是存算一體技術(shù)未來的機(jī)遇所在。

“盡管存算一體短期內(nèi)不會(huì)成為通用的首選方案，但它是一個(gè)值得長期投入和積累的方向。我相信，其最終可發(fā)展為下一代計(jì)算架構(gòu)中不可或缺的重要組成部分。”洪海橋表示。

參考資料：

1.https://www.nature.com/articles/s41467-025-65233-w

運(yùn)營/排版：何晨龍