為何GAA是人工智能時代的破局之道？

（本文編譯自Electronic Design）

人工智能（AI）已成為定義當今半導體工藝微縮的核心工作負載。無論是在超大規模數據中心中訓練基礎模型，還是在網絡邊緣側以嚴苛的功耗限制執行推理任務，人工智能都依賴于在單位面積內集成更多晶體管，同時降低每次運算的能耗。

在半導體領域，更高的集成密度與能效等同于器件的工藝微縮。數十年前，基于CMOS器件的傳統微縮方式就已觸及物理極限與漏電極限。隨后，鰭式場效應晶體管（FinFET）應運而生，它通過引入鰭狀溝道提升柵極控制能力，進一步延續了摩爾定律。但如今，FinFET也已逼近自身的極限。

當柵極長度邁入個位數納米級別時，靜電短溝道效應與漏電問題再次制約了工藝微縮的進程。簡而言之，FinFET無法為3納米以下的邏輯器件提供所需的柵極控制精度。

如今，行業正將全環繞柵極晶體管（GAA）視為下一代技術路徑。GAA器件通過采用柵極材料從各個方向包裹溝道的結構，即便在埃米級尺寸下，也能將漏電與器件差異性降至最低。

圖：晶體管從平面結構，經FinFET，再到GAA的演進歷程。

GAA的結構與優勢

GAA晶體管的制造工藝為：將薄硅溝道通過犧牲層硅鍺(SiGe)材料進行垂直堆疊，待SiGe層被選擇性刻蝕去除后，剩余的納米片會被柵極電介質與柵極金屬完全包裹。

這種從各個角度對溝道實現全包圍的柵極架構，本質上是晶體管靜電學發展的必然成果。這一發展始于平面器件，經FinFET得以拓展，如今終于實現了全環繞式的柵極控制。

GAA的首要且最重要的優勢，在于其獨特的幾何結構能實現對溝道電勢的更精準控制。隨著器件工藝微縮而愈發嚴重的漏致勢壘降低效應及其他短溝道效應，會因柵極從各個方向施加的控制作用而得到抑制。同時，垂直堆疊多個納米片的設計，讓芯片設計者無需占用更多水平面積，就能提升驅動電流。

這些特性共同帶來了FinFET已無法持續提供的功耗、性能、面積與成本綜合收益。

當然，這些性能提升是以制造復雜度的增加為代價的。每一層納米片堆疊都需要經過多次外延生長、犧牲層的精確刻蝕，以及在愈發狹窄的垂直空間內集成高介電常數電介質與金屬柵極。因此，GAA的結構優勢只是其一，這種全新的幾何結構也重新定義了性能瓶頸的出現位置。

GAA面臨的新挑戰

盡管GAA器件解決了靜電學層面的問題，卻帶來了另一種限制。在平面器件中，溝道電阻是主導因素；在FinFET中，源極和漏極產生的電阻已與溝道電阻相當；而在GAA中，接觸電阻與源漏電阻如今占據了總電阻的絕大部分，這實際上限制了在特定電源電壓下可驅動的電流上限。

這種轉變是多種因素共同作用的結果。為了將串聯電阻降至最低，源極和漏極必須被摻雜至極高的濃度，有時甚至接近硅本身的原子密度。

這些高摻雜區域緊鄰未摻雜的納米片溝道，而納米片溝道即便對極微量的摻雜劑擴散也極為敏感。少量磷原子或硼原子漂移進入溝道，就可能改變閾值電壓、增加漏電，并導致堆疊納米片之間出現性能差異。

與此同時，刻蝕去除犧牲層SiGe以釋放納米片的工藝，有可能造成硅界面的粗糙化。這種界面粗糙會散射載流子、降低遷移率，進而進一步限制電流驅動能力。最后，形成金屬接觸的最后一步工藝，會因界面處的肖特基勢壘而產生額外的電阻損耗。

最終結果是，GAA晶體管雖然在靜電學性能上更具優勢，卻受制于另一種瓶頸。對于既依賴高性能又要求低單位運算能耗的人工智能及嵌入式工作負載而言，這種性能失衡構成了嚴峻的挑戰。

針對這些挑戰，有一種頗具前景的解決方案是米爾斯硅技術（MST）。該技術通過在器件結構的特定位置引入帶有部分單分子層氧的超薄硅外延層，實現對摻雜劑擴散的控制、溝道界面的平滑處理以及電阻的降低。

重要的是，MST并非對晶體管進行全面重新設計，而是在工藝流程中嵌入該技術，利用現有的外延步驟實現功能。因此，MST與本身就需要多步外延工藝的GAA晶體管制造流程高度兼容。

從超大規模計算到邊緣端的應用

對計算能效的要求，從規模最大的云數據中心延伸至最小型的邊緣設備，兩者都面臨著相同的功耗、性能、面積與成本（PPAC）權衡難題。

在超大規模計算領域，訓練和運行大型人工智能模型需要極高的計算密度，然而不斷增長的能耗與散熱需求正威脅著可持續性發展。漏電流或接觸電阻的任何降低，都能直接轉化為成排服務器的兆瓦級能耗節省（即PPAC體系中的功耗維度收益）。

借助MST技術的GAA器件，通過提升載流子遷移率和降低電阻來提高性能，進而增加每個晶體管的驅動電流。MST技術解鎖了更薄的功函數金屬應用與更密集的納米片堆疊方式，提升了晶體管的面積效率，以最大化每平方毫米硅片的吞吐量。這些因素共同作用，通過降低能源消耗和基礎設施需求，削減了大規模運算下的單位操作成本。

這種在超大規模計算中優化功耗、性能、面積與成本的技術突破，同樣適用于嵌入式和邊緣系統。這類系統面臨著截然相反的約束條件。邊緣設備的設計者并非掌控兆瓦級的功耗預算，而是要在小型封裝、散熱能力有限的情況下管理毫瓦級功耗，同時這些設備如今還需實現復雜的人工智能推理與實時控制功能。

MST的擴散阻擋作用能保持閾值電壓穩定，從而提升數十億晶體管的良率與可靠性；更低的接觸電阻和更高的遷移率，意味著每瓦功耗可完成更多運算，直接解決了功耗約束問題；堆疊密度的提升則縮小了硅片占用面積，在實現更高集成度的同時，兼顧了面積與成本效益。對于邊緣工程人員而言，這一技術成果體現為：處理器體積緊湊，卻能在不超出散熱或能耗限制的前提下實現更高性能。

結語

隨著半導體行業邁入埃米級時代，GAA架構與原子級材料工程的結合，為行業發展提供了一條可持續的路徑。人工智能與邊緣計算的需求極為龐大，但憑借GAA以及MST這類創新技術，半導體行業已擁有滿足這些需求的工具。