PCB插入損耗的原理與測量

來源：市場資訊

（來源：明陽電路）

01

PCIe 7.0 帶來的插損挑戰(zhàn)

SUNSHINE GLOBAL CIRCUITS

隨著AI算力需求爆發(fā)，服務(wù)器數(shù)據(jù)總線帶寬要求急劇攀升。以PCIe為例，其協(xié)議已演進至PCIe 6.0/7.0，信號速率達64GT/s并邁向128GT/s，通道配置擴至x16，通過提升頻率與并行度來實現(xiàn)超大帶寬通信。

與此同時，信號頻率的飆升導(dǎo)致PCB插入損耗呈指數(shù)增長，引發(fā)信號衰減與失真。PCB走線阻抗的不連續(xù)性會帶來反射與時序抖動，共同造成信號完整性的問題。

PCIe規(guī)范演進

PCIe 7.0為實現(xiàn)高達128GT/s的超高速數(shù)據(jù)傳輸，以及由此帶來的嚴苛插入損耗和阻抗設(shè)計挑戰(zhàn)，采取了多項協(xié)同措施。

核心在于延續(xù)PAM4調(diào)制并結(jié)合先進的FEC技術(shù)，顯著提升信號的魯棒性和抗干擾能力。此外，引入自適應(yīng)均衡器動態(tài)補償傳輸鏈路的頻率響應(yīng)失真，有效抵消插損的影響。

物理層設(shè)計方面，采用低損耗高速PCB材料，并將阻抗公差控制在±3到±5%以內(nèi)，以減少信號衰減。

在封裝與接口層面，通過改進連接器設(shè)計縮短信號路徑、降低串擾，從而減少信號反射和損耗。

02

什么是插入損耗？

SUNSHINE GLOBAL CIRCUITS

PCB中的插入損耗是指信號在通過PCB傳輸線（如走線、過孔等）時，信號強度（功率）的衰減量，通常以分貝（dB） 計量。

PCIe 7.0 對信號鏈路損耗的要求

插入損耗本質(zhì)上衡量的是信號在傳播過程中能量的損失，是高速通信系統(tǒng)中衡量信號完整性的關(guān)鍵指標，主要由以下幾類損耗構(gòu)成：

導(dǎo)體損耗（Conductor Loss）

在高頻和高速PCB板上，導(dǎo)體損耗往往占據(jù)主導(dǎo)地位。

當信號的頻率提高時，高頻電流傾向于在導(dǎo)體表面流動，導(dǎo)致有效導(dǎo)電截面積減小，電阻增加。頻率越高，趨膚深度越淺，損耗越大。

粗糙的銅表面會迫使電流路徑變長、變曲折，并產(chǎn)生寄生電感，顯著增加高頻下的電阻和損耗。使用更光滑的銅箔（如HVLP）可以降低該損耗。

銅面粗糙度對信號傳輸?shù)挠绊?/p>

導(dǎo)體損耗，高頻下受趨膚效應(yīng)和銅表面粗糙度影響顯著，導(dǎo)致信號能量以熱能形式耗散。

介質(zhì)損耗（DielectricLoss）

信號在PCB板（介質(zhì)材料）中傳播時，介質(zhì)材料中的分子或偶極子會試圖跟隨電場方向變化而發(fā)生極化和弛豫，造成部分電能轉(zhuǎn)化為熱能，這部分損耗稱為介質(zhì)損耗。簡單來說，信號的部分能量被PCB基板吸收走了。

介質(zhì)損耗取決于基板材料的損耗因子（Dissipation Factor, Df，也稱損耗角正切 tanδ）。Df 值越高，介質(zhì)損耗越大。

損耗大小與頻率成正比，頻率越高，介質(zhì)損耗越大。

選擇Dk（介電常數(shù)）和Df（損耗因子）更低的“低損耗”高速材料是降低介質(zhì)損耗的關(guān)鍵。

不同頻率下的導(dǎo)體損耗與介質(zhì)損耗

輻射損耗（Radiation Loss）

信號能量以電磁波的形式從傳輸線結(jié)構(gòu)中輻射到周圍環(huán)境中而導(dǎo)致的損失。傳輸線在某種程度上相當于一個低效的天線。

頻率越高，越容易輻射，損耗越大。

微帶線（信號走在表層，有裸露的場）比帶狀線（信號埋在兩層地平面之間）更容易產(chǎn)生輻射損耗。

較厚的基板和較低的介電常數(shù)會增加輻射損耗。

在阻抗不連續(xù)點（如連接器、過孔）和信號發(fā)射區(qū)域尤為明顯。

03

插損的測試 Delta-L（Delta-Loss）

SUNSHINE GLOBAL CIRCUITS

矢量網(wǎng)絡(luò)分析儀（VNA）是測量插入損耗最便捷的儀表，它的每個端口內(nèi)部包含有信號源和接收機，我們可以通過端口1的信號源發(fā)出信號給被測件，再由端口2的接收機測量經(jīng)由被測件處理后的輸出信號，矢量網(wǎng)絡(luò)分析儀可以直接比較和顯示輸出信號和輸入信號的差異，即為直接測量S21參數(shù)（正向傳輸系數(shù)），從而直觀的反映信號從輸入到輸出的損耗。

Keysight PNA-N5224B（43.5GHZ）

明陽電路使用的矢量網(wǎng)絡(luò)分析儀

Delta-L方法是Intel開發(fā)的，通過設(shè)計兩條不同長度的傳輸線，測試它們的S參數(shù)后進行擬合運算和差值，從而得到單位長度的插入損耗。

相比直接除法，Delta L在計算差值時數(shù)學上移除測試夾具、探針、過孔等引線（Lead-in/Lead-out）的影響，從而計算出目標PCB層上純走線段的每英寸插入損耗。尤其在高速、高頻場景下顯著提升了精度和穩(wěn)定性，已經(jīng)成為當前PCB量產(chǎn)測試的主流方法。