首款6G芯片SoC推出！客戶已拿下

重要信息

基站射頻前端架構開始進入面向6GHz以上頻段的系統級重構階段。2月22日消息，博通發布面向Massive MIMO的6G數字前端SoC BroadPeak，博通表示這是業界首款真正同時滿足5G-A與6G標準的Massive MIMO與RRH產品，采用5nm CMOS工藝，在單芯片內集成數字前端（DFE）與ADC/DAC模塊，較現有方案最高降低40%功耗，在陣列規模擴張與能耗約束之間實現平衡，并可為下一代基站提供高達40%的系統效率提升。5G與6G公眾號（ID：angmobile）了解到這款芯片的早期客戶與合作伙伴已經收到博通發出的樣品，看來博通意在搶占5G-A向6G過渡期乃至6G時代的數字前端SoC制高點。

人工智能應用快速普及，疊加消費者對沉浸式視頻、實時交互與個性化體驗的需求，數據流量持續攀升。移動通信網絡運營商不得不通過引入更高頻譜資源與更復雜的無線電架構來擴展無線網容量與吞吐量。然而，頻段上探至6GHz以上后，線性度、功耗與陣列規模之間的矛盾被顯著放大，傳統分立式架構難以在能效與性能之間取得平衡。在此背景下，5G與6G公眾號注意到將高線性度數據轉換器與數字前端深度整合于SoC之上，成為順應頻譜演進的路徑之一。

從頻譜適配能力看，5G-A已延伸至6.425-7.125GHz（n104頻段），6G進一步覆蓋7-8.5GHz中頻段。BroadPeak支持400MHz至8.5GHz射頻載波范圍，使設備廠商能夠在單一硬件平臺上覆蓋跨代頻段演進需求，降低多代系統并存帶來的復雜度、能效與資本支出壓力。其32T32R8FB架構（同時提供8T8R2FB、16T16R4FB型號）面向高階Massive MIMO陣列場景，很明顯是針對高密度城區與大容量熱點部署而設計。

綜合各項關鍵性能指標看，5G與6G公眾號注意到體現出BroadPeak面向高頻大帶寬場景的工程取向，一是瞬時帶寬（iBW）最高860MHz，輸出帶寬（oBW）高達800MHz，支持全頻譜載波聚合，滿足大帶寬連續頻譜需求；二是ADC/DAC采樣率最高19.6GS/s，為高階調制和寬帶信號處理提供充足量化精度與動態范圍；三是在線性度方面，采用DPD時ACLR優于-50dBc，DPD學習速度較典型參考值提升100倍，由此5G與6G公眾號預計其在高功率密度與寬帶信號并存條件下能更快完成模型收斂，縮短調測周期并提升網絡穩定性，提升部署與運維效率。

在收發能力上，RX覆蓋100MHz至860MHz及1.6GHz帶寬，TX與反饋路徑支持200MHz至1.6GHz及3.2GHz帶寬；增益控制方面，接收/反饋為30dB、發射為25dB。配合芯片內部對于數字預失真、載波聚合、峰值因數降低、數字上下變頻、濾波與增益控制等功能高度集成，顯著壓縮射頻鏈路的外圍器件規模與功耗預算。這種高度集成的SoC架構，不僅在芯片級實現最高40%功耗降低，在陣列規模擴張與能耗約束之間實現平衡，也在系統級帶來最高40%的效率提升，為基站在更高頻段運行提供現實可行的能效支撐。

對移動通信網絡運營商而言，BroadPeak的意義在于提供了一個可立即啟動下一代網絡設計的基礎平臺。借助該方案，運營商與OEM廠商能夠圍繞更高容量、更高吞吐量的架構進行規劃，從而支撐AI驅動型應用與個性化數字體驗的規模化落地。在頻譜資源昂貴且能耗約束趨嚴的環境下，效率提升直接關系到單位比特成本與網絡可持續運營能力。

生態協同已經同步展開，5G與6G公眾號了解到Altera已完成Agilex 7 FPGA與BroadPeak的互操作性驗證，構建開放、可擴展的無線平臺基礎；日立環球邏輯則參與開發BroadPeak SDK，使生產級軟件能力與底層DFE特性深度協同，試圖降低Massive MIMO與開放式RAN的規模部署復雜度門檻。

【附錄1】

該芯片采用先進的CMOS工藝制造，集成32路高速射頻數模轉換器、32路高速射頻模數轉換器、8路高速射頻觀測模數轉換器，以及配套的數字處理邏輯單元，可實現采樣抽取、插值、濾波與調諧功能。芯片通過JESD204C與JESD204D標準的串行解串器（SerDes）通道，與數字前端（DFE）器件完成對接。

【附錄2】特性

喜歡

請關注我們

我們聚焦：5G/5G-A、智算、AI、低空智聯、星地融合、衛星互聯、車聯、物聯、6G、F5G/F5G-A。商務合作請聯系微信15026472759。

喜歡

分享本文 ！