HBM 4，首個贏家

公眾號記得加星標??，第一時間看推送不會錯過。

在經歷了一輪“混戰”之后，HBM 4市場終于迎來了第一個贏家，HBM市場也迎來了新的不確定性。

三星電子周四表示，已開始出貨其第六代高帶寬存儲器 HBM4，成為首家開始大規模生產這種對人工智能至關重要的下一代存儲芯片的芯片制造商。

此次發布對三星而言意義重大。在前一輪HBM周期中，三星一直落后于競爭對手，這引發了人們對其在人工智能驅動型半導體領域競爭力的擔憂。憑借HBM4，三星旨在重振旗鼓，并在下一波人工智能內存需求浪潮中搶占先機。

提前一周出貨，三星野心勃勃

據韓媒業內人士透露，三星在與客戶協商后，將出貨計劃提前了約一周。據悉，該芯片已提前通過英偉達的質量測試，這反映出其卓越的性能，正如消息人士所說。

從一開始，三星就立志超越全球半導體標準組織——聯合電子器件工程委員會（JEED）制定的基準。為了實現這一目標，它將最新的1c DRAM與4納米制程工藝相結合——業內人士稱，這種方法此前從未有人嘗試過。

三星表示，三星的HBM4顯存可提供高達11.7 Gbps的穩定處理速度，比業界標準的8Gbps提升約46%，樹立了HBM4性能的新標桿。這比其前代產品HBM3E的最高引腳速度9.6Gbps提升了1.22倍。HBM4的性能還可以進一步提升至13Gbps，有效緩解隨著AI模型規模不斷擴大而日益嚴重的數據瓶頸問題。

此外，與 HBM3E 相比，每個堆棧的總內存帶寬提高了 2.7 倍，最高可達每秒 3.3 太字節 (TB/s)。

三星采用12層堆疊技術，提供容量從24GB到36GB的HBM4固態硬盤。該公司還將通過采用16層堆疊技術，將容量選擇擴展至最高48GB，以滿足客戶未來的需求。

為了應對數據I/O引腳數量從1024個增加到2048個所帶來的功耗和散熱挑戰，三星在核心芯片中集成了先進的低功耗設計方案。與HBM3E相比，HBM4通過采用低電壓硅通孔（TSV）技術和電源分配網絡（PDN）優化，實現了40%的能效提升，同時熱阻降低了10%，散熱能力提高了30%。

盡管性能有所提升，但三星表示，HBM4 融合了低功耗設計特性，旨在降低人工智能數據中心和服務器的電力消耗和冷卻成本。三星進一步指出， HBM4 為未來的數據中心環境帶來卓越的性能、能源效率和高可靠性，使客戶能夠最大限度地提高 GPU 吞吐量并有效管理其總體擁有成本 (TCO)。

三星表示，公司晶圓代工和存儲器業務之間緊密整合的設計技術協同優化（DTCO）機制，確保了最高的質量和良率標準。此外，公司在先進封裝領域擁有豐富的內部專業知識，從而簡化了生產流程，縮短了交貨周期。

三星還計劃擴大與主要合作伙伴的技術合作范圍，這是基于與全球 GPU 制造商和專注于下一代 ASIC 開發的超大規模數據中心運營商的密切討論而做出的。

三星預計其HBM產品銷量在2026年將比2025年增長三倍以上，并正積極擴大HBM4的產能。在HBM4成功推向市場后，HBM4E的樣品預計將于2026年下半年開始發放，而定制的HBM樣品將根據客戶的具體規格于2027年開始交付。

三星電子執行副總裁兼存儲器開發負責人Sang Joon Hwang也表示：“三星沒有沿用傳統的成熟設計，而是大膽創新，采用了最先進的制程節點，例如用于HBM4的1c DRAM和4nm邏輯工藝。憑借我們在制程方面的優勢和設計優化，我們能夠確保巨大的性能提升空間，從而滿足客戶日益增長的高性能需求。”

一站式解決方案，

預計銷售額將增長兩倍

如上所述，三星電子是全球唯一一家 能夠提供涵蓋邏輯、存儲器、晶圓代工和封裝的“一站式解決方案”的集成設計制造商 (IDM)。這使三星在 HBM 市場擁有競爭優勢，而基礎芯片的作用在該市場正變得日益重要。

三星電子計劃繼續開發最高水平的 HBM，通過其自身代工工藝與 HBM 設計之間的緊密 DTCO 合作，同時確保質量和良率。

此外，三星電子擁有先進的封裝技術，使其在最大限度地降低供應鏈風險和縮短生產周期方面具有競爭優勢。

再者，三星電子不斷收到來自全球主要 GPU 和下一代 ASIC（定制半導體）超大規模數據中心客戶的合作請求，這些客戶自行設計和開發芯片，三星電子計劃進一步擴大與他們的 HBM 技術合作 。

在這些市場趨勢的影響下，三星電子預計其 HBM 銷量在 2026 年將比 2025 年增長三倍以上，并正在積極擴大其 HBM4 產能。

三星電子擁有業內最大的DRAM產能，并通過積極的基礎設施投資確保了潔凈室的正常使用，使其能夠在短時間內靈活應對HBM需求的任何增長。

此外，平澤工廠二期工程的5號生產線將于2028年開始全面投產，預計將成為高分子骨粉（HBM）生產的關鍵基地。公司計劃繼續確保穩定的供應響應能力，即使在以人工智能和數據中心為中心的中長期需求擴張階段也是如此。

繼HBM4之后，三星電子也在準備HBM4E，并計劃于2026年下半年開始出貨樣品。 此外，根據客戶的具體需求量身定制的HBM產品也計劃于2027年開始分階段進行樣品測試。

定制化HBM是一種根據客戶的AI加速器/GPU架構量身定制容量、速度和功耗特性的產品。與標準化產品不同，它可以針對每個客戶的計算結構和使用環境進行優化，從而最大限度地提高性能效率。

在 HBM4 大規模生產過程中，基于 1c 工藝所保證的質量和供應穩定性，預計將成為未來向 HBM4E 和定制 HBM 等高附加值產品過渡的重要競爭因素。

日前的半導體展會上，三星介紹了下一代HBM架構“cHBM”和“zHBM”的研發進展。三星表示，公司正在研發定制HBM，通過主動采用芯片間接口IP，確保更高的帶寬”。cHBM是一種專用集成電路（ASIC），旨在通過為AI半導體客戶進行定制來最大限度地提高性能。

三星進一步說道，公司還在在考慮‘三星定制 HBM’，它可以讓基礎芯片處理一部分原本由圖形處理單元 (GPU) 負責的工作，”他強調說，“它的開發目標是在與定制 HBM 相同的功耗下，提供 2.8 倍的性能。”

關于 zHBM，按照三星所說，這是為了使人工智能技術爆炸式發展，需要各種技術來倍增晶圓對晶圓鍵合，而不是芯片對芯片鍵合。”他還補充說，“這項技術將在物理人工智能時代所需的帶寬和功率效率方面實現又一次重大創新。”

三星電子同時也在研發“光信號”封裝技術，以提高人工智能數據中心中芯片間的連接速度。總裁宋先生表示：“三星的目標是通過整合器件、工藝、封裝和設計，最大限度地提升客戶價值。”他還補充道：“我們將滿足人工智能時代爆炸式增長的需求。”

隨著三星的公告，結束了三大內存制造商之間爭奪HBM4芯片量產權的全球競賽。這場競爭已經醞釀數月，并在上個月的財報電話會議后愈演愈烈。

與美光和SK海力士競爭，

勝負已分？

此前，有媒體指出，NVIDIA即將推出的“Vera Rubin”人工智能系統計劃于夏末以VR200 NVL72機架式解決方案的形式出貨，為下一代人工智能模型提供強大動力。然而，并非所有HBM4內存制造商都獲得了設計訂單，據報道，美光已被排除在外，目前只有三星和SK海力士能夠供應珍貴的HBM4內存。

根據詳細追蹤供應鏈的機構SemiAnalysis泄露的機構報告，SK海力士將占據VR200 NVL72系統約70%的HBM4供應量，三星則獲得剩余的30%。據報道，像美光這樣的大型內存制造商并未獲得任何HBM4內存的供應承諾。

值得注意的是，這并非美光在NVIDIA VR200 NVL72系統中內存供應的終結。該公司將不再使用 HBM4，而是為“Vera”CPU 提供 LPDDR5X 內存，最高可配備 1.5 TB 的 LPDDR5X 內存，以彌補 HBM4 市場份額的損失。美光可能未能獲得英偉達為 VR200 NVL72 進行的重大系統升級，該系統最初于 2025 年 3 月設定的 13 TB/s 系統目標帶寬提升至 9 月份的 20.5 TB/s。

然而，在 2026 年國際消費電子展 (CES) 上，英偉達確認 VR200 NVL72 系統的帶寬現已達到 22 TB/s，系統帶寬提升近 70%，這完全得益于英偉達要求內存制造商大幅提升內存規格。

其實早在去年九月，SK海力士就宣布，其面向超高性能人工智能的下一代內存產品HBM4 已完成開發和準備工作。

據海力士介紹，相比前一代產品（HBM3E），新一代HBM4的數據傳輸通道（I/O）從1024條提升至2048條，帶寬較之擴大一倍，與此同時，其HBM4實現了高達10Gbps（每秒10千兆比特）以上的運行速度，這大幅超越JEDEC標準規定的8Gbps（每秒8千兆比特）；另外，該產品能效提升40%。這意味著，其HBM4不僅在單位時間內處理的數據量有了巨大提升，還可降低數據中心電力成本。

Micron 美光首席財務官 Mark Murphy 在日前也澄清稱，該企業的 HBM4 內存已大規模量產，整體進度好于此前預期。

Mark Murphy 表示美光已開始向客戶發貨 HBM4 內存，預計本季度出貨量將持續攀升。公司的 HBM 產能正穩步提升，本日歷年的 HBM 供應已全部售罄。包括 HBM4 在內的 HBM 產品良率符合預期。美光的 HBM4 可實現 11Gbps 的傳輸速率，美光對其性能、質量、可靠性充滿信心。

韓媒指出，盡管SK海力士憑借壟斷英偉達訂單一直主導著HBM市場，但業內人士認為，三星電子的HBM4憑借其卓越的性能，有望在競爭格局中創造新的轉折點。

這場競爭的核心在于“工藝選擇”，而這一選擇早在早期研發階段就已出現分歧。三星電子采用了比SK海力士領先一代的10納米級第六代（1c）DRAM，并將其自研的4納米邏輯工藝應用于HBM的核心邏輯芯片。該產品的差異化優勢在于設計技術協同優化（DTCO），它使內存和邏輯芯片如同一體般協同工作。相比之下，SK海力士則采用了成熟的10納米級第五代（1b）DRAM，并使用臺積電的12納米工藝制造邏輯芯片，其策略優先考慮的是生產良率和工藝穩定性。

分析人士指出，這種戰略分歧導致HBM4的核心性能指標——數據傳輸速率出現分化。業內人士認為，SK海力士的HBM4實現的11.7 Gbps速度已接近現有封裝架構的極限。而三星電子則實現了高達13 Gbps的可擴展性。

在人工智能計算環境中，1.3 Gbps 的數據處理速度差異至關重要。當單引腳速度從 11.7 Gbps 提升至 13 Gbps 時，每個堆棧的總帶寬將從約 2.6 TB/s 飆升至高達 3.3 TB/s。這種性能差異能夠顯著減少訓練超大型人工智能模型時的數據瓶頸，將訓練時間從數周縮短數十個百分點。事實上，隨著英偉達最近將其下一代平臺的規格要求提升至 13 Gbps，三星的“性能優先戰略”似乎有望超越展示階段，成為市場標準。

一位業內人士表示：“三星通過‘大膽嘗試’引入尖端工藝來彌補HBM3E（第五代HBM）的性能不足，從而突破了性能瓶頸。”他補充道：“尤其值得一提的是，與臺積電-SK海力士聯盟不同，三星的‘一體化供應鏈’縮短了工藝周期，并在單一工藝中實現了優化，這很可能成為人工智能半導體定制時代的一項強大武器。”

隨著三星電子開始向英偉達出貨，分析師表示，關鍵在于通過提高生產良率來確保盈利。雖然1b DRAM工藝已日趨成熟，采用該工藝的通用DRAM和HBM3E芯片也已上市，但1c DRAM實際上是通過三星電子的HBM4工藝首次實現商業化，因此一些人認為，低良率可能會使盈利難以保障。由于HBM4采用12個DRAM芯片堆疊而成，如果DRAM生產良率低于90%，整體良率將急劇下降，不可避免地導致收入下滑。

一位半導體行業高管表示：“三星電子應用了先進的工藝來獲得性能優勢，其首要目標是進入英偉達的供應鏈。”他補充道：“即使產品具有性能優勢，如果工藝不穩定，低良率的生產可能會降低盈利能力，這是一個風險。”

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4317期內容，歡迎關注。

加星標??第一時間看推送

求推薦