瑞薩發布3nm汽車芯片

公眾號記得加星標??，第一時間看推送不會錯過。

2026年2月，瑞薩電子宣布其已開發出能夠使汽車SoC（片上系統）即使在芯片組配置下也能實現高性能AI處理并符合功能安全標準的先進技術。這些技術是為R-Car X5H開發的，R-Car X5H是一款面向汽車多域ECU的SoC，目前該公司已開始交付樣品。瑞薩電子計劃于2027年下半年開始量產R-Car X5H，并將其定位為一款適用于軟件定義汽車（SDV）時代的汽車SoC。

新開發的技術不僅能夠通過芯片組實現同時運行多個應用程序的高性能和靈活的可擴展性，而且還能夠實現未來汽車SoC所需的“提高電源效率和安全性的結合”。

其中一項創新之處在于其獨特的架構，即使在芯片組配置下也能支持汽車安全標準“ASIL-D”。他們開發了一種方法，可以將唯一的“區域 ID”映射到標準芯片間通信標準“UCIe”的物理地址空間并進行傳輸。這使得內存管理單元 (MMU) 和實時內核能夠實現安全的訪問控制，即使在芯片組之間也能滿足功能安全標準的要求。此外，他們還實現了 51.2 GB/s 的高速傳輸。

另一項技術則將強大的AI處理能力與汽車級品質相結合。此前模塊化的時鐘脈沖發生器（CPG）已被拆分，微型CPG（mCPG）被放置在子模塊級別。這顯著降低了共享時鐘源的延遲。

然而，當mCPG采用多層結構時，測試時鐘的同步變得困難。因此，本研究將測試電路集成到分層CPG架構中，并將用戶時鐘和測試時鐘合并為一條路徑。此外，上下兩層mCPG即使在測試模式下也使用同一時鐘源進行同步，從而可以同時調整所有mCPG。

此外，他們還開發了采用90多個功率域的功率門控技術，實現了功率效率和安全性的雙重提升。具體而言，該技術能夠根據運行條件，實現從幾毫瓦到幾十瓦的精確功率控制。功率開關（PSW）分為“環形”和“行形”兩種類型。通電時，環形PSW抑制浪涌電流，行形PSW均衡域內的阻抗。與傳統技術相比，這使得IR壓降降低了約13%。

該系統采用雙核鎖步 (DCLS) 配置，其中主控單元和檢測器分別由獨立的電源開關和控制器控制。即使一側發生故障，也能通過鎖步運行檢測到異常。此外，對每個電源開關 (PSW) 的門極信號進行回溯監測，可在發生異常時檢測到關斷信號。電壓監測采用耐溫差的數字溫度監測器，使抗老化性能提高了 1.4mV。

3nm TCAM技術實現了業界最高的內存密度

2026年2月18日，瑞薩電子（以下簡稱瑞薩）宣布推出采用3nm FinFET工藝的可配置三態內容尋址存儲器（TCAM）技術。該技術有助于提高TCAM密度、降低功耗并增強功能安全性，也可應用于汽車SoC（片上系統）。

TCAM 是一種專用于搜索的存儲器，例如，它可以在一個時鐘周期內從存儲器中存儲的所有信息中查找與輸入值匹配的數據。RAM 通過指定地址輸出數據，而 CAM 則通過地址輸入數據并輸出數據。

在汽車應用中，TCAM 用于通信控制，以確定將從傳感器獲取的信息發送到哪個處理器。瑞薩電子目前為 7nm 及以下工藝提供 TCAM 的知識產權 (IP)。

隨著5G的普及以及云計算和邊緣計算的擴展，流量迅速增長，TCAM現在需要大規模且多樣化的配置，例如246位×4096條目。然而，依賴硬宏的傳統大容量TCAM面臨著諸多挑戰，例如，由于存儲體和中繼器的增加，外圍電路面積增大，導致時序收斂困難。此外，搜索過程中的功耗也會增加。而且，汽車應用還需要更高的功能安全性。

瑞薩電子新開發的TCAM硬宏是一個細粒度的內存編譯器，支持8到64位的搜索鍵寬度和32到128的條目深度。通過將此硬宏與基于工具的自動軟宏生成技術相結合，可以構建一個可配置的結構，以單個宏的形式覆蓋廣泛的應用，甚至可以支持246位×4096條目的大型結構。這使得在單個芯片內靈活、高密度地實現各種TCAM結構成為可能。據瑞薩電子稱，該內存密度為5.27 Mbits/mm2 ， “處于業界最高水平”。

該硬宏配備了完整的失配檢測電路，并執行兩級流水線搜索。第二級根據第一級的搜索結果控制是否繼續或停止搜索，從而降低功耗。根據瑞薩電子的演示，在 64 位到 256 位 x 512 個條目的配置中，能耗降低了以下數值。

• 宏列（位寬）方向的流水線搜索（鍵值除以 64 位以上）：最高可減少 71.1% 的開銷

• 宏行（輸入深度）方向的流水線搜索（無鍵拆分/64 位或更少）：最多可減少 65.3% 的搜索量

在 256 位 x 512 項的配置下，搜索能耗僅為 0.167 fJ/位，表明其功耗極低。此外，時序負載也得到了分散，從而實現了更快的時鐘頻率，最終達到了 1.7GHz 的搜索速度。因此，TCAM 的整體性能指標 FOM（品質因數，密度 x 速度/能耗）達到了 53.8，瑞薩電子表示，這“與之前的研究相比，性能最佳”。

汽車應用的功能安全性也得到了增強。在TCAM中，地址相同的位單元在物理上是相鄰的，因此如果發生軟錯誤和雙位錯誤，則無法使用傳統的錯誤檢測/糾正方法SECDED（一種糾正一位錯誤并檢測兩位錯誤的ECC方法）來糾正錯誤。

相比之下，該技術將由用戶數據和 ECC 奇偶校驗組成的數據總線分為奇數總線和偶數總線，以確保存儲單元之間的物理距離，從而將雙比特錯誤減少到相當于單比特錯誤，并使其可糾正。

此外，通過將ECC奇偶校驗信息存儲在專用SRAM中，并采用獨立于TCAM的地址解碼器，可以提高對寫入TCAM時選擇錯誤地址情況的檢測能力。這些改進顯著提升了汽車應用所需的功能安全覆蓋范圍。

這項技術不僅適用于汽車應用，也適用于傳感器和處理器之間高速數據交換的工業和消費電子設備。瑞薩電子將繼續開發此類存儲器架構技術。

（來源：編譯自eetjp）

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4324期內容，歡迎關注。

加星標??第一時間看推送

求推薦