可編程芯片：在迭代中掌控未來芯片話語權！

集成電路（IC）與系統級芯片（SoC）正整合多種處理單元，既能優化當前工作負載，也能為未來技術發展預留適配空間。

過去，人們只需在專用集成電路（ASIC）、現場可編程門陣列（FPGA）或數字信號處理器（DSP）之間做簡單選擇，如今則演變為多種處理器類型與架構的組合方案，涵蓋不同層級的可編程性與定制化能力。運算速度固然至關重要，但技術迭代速度如此迅猛，以至于當下的最優解決方案，可能在芯片完成流片量產時就已落伍。一旦出現新的人工智能模型、內存標準或其他技術升級，相較于成本高昂的芯片重新流片，可編程組件無疑是更簡便的應對方案——這甚至可以包括直接替換一顆可編程芯粒。

芯片支持現場重編程或重構的能力，讓設計人員得以重新分配工作負載，并為消費者提供硬件級升級，無需用戶購置昂貴的新設備。現場可編程門陣列（FPGA）與數字信號處理器（DSP）是目前最常見的兩類可編程組件，但市場上也存在其他同類產品。

“最直觀的例子就是圖形處理器（GPU），”Arteris產品管理與營銷副總裁安迪·奈廷格爾表示，“長期以來，GPU憑借其高度并行的可編程架構，能夠支持各類運算任務。它的運算效率或許并非最優，但就‘通過軟件而非硬件元件驅動運算’這一點而言，GPU與現場可編程門陣列（FPGA）的特性最為接近。”

盡管GPU具備高度可編程性，但其功耗也相當驚人，因此設計人員在開發嵌入式人工智能應用時，會傾向于選擇其他解決方案。一種常用方案是：采用功能相對固定的神經網絡處理器（NPU），搭配一顆可編程數字信號處理器（DSP）。

“英偉達的GPU采用CUDA C++編程語言與基于線程束的編程模型，依賴于硬件密集型緩存存儲系統，”Quadric首席營銷官史蒂夫·羅迪指出，“這種架構讓程序員無需關注數據如何映射到內存，只需交由硬件處理底層細節。DSP同樣支持C/C++編程，且功耗遠低于GPU——原因在于DSP通常采用片上靜態隨機存取存儲器（SRAM），而非緩存；同時通過直接內存訪問（DMA）技術傳輸數據，而非頻繁調取緩存行。不過，DSP在人工智能運算性能上存在短板：它無法高效執行矩陣運算，數據并行處理能力也較為有限。而神經網絡處理器（NPU）擅長處理人工智能核心的矩陣運算，卻又缺乏可編程性。我們研發的通用型神經網絡處理器（GPNPU），則融合了NPU的矩陣運算效率與DSP的低功耗可編程特性，打造出一款適用于嵌入式人工智能場景的最優處理器。”

Synaptics最新推出的嵌入式人工智能處理器，集成了支持Helium DSP擴展指令集的 Arm 中央處理器（CPU）與微控制器（MCU），以及谷歌基于精簡指令集第五代（RISC-V）架構的Coral神經網絡處理器（NPU）。Blaize則采用自主研發的可編程圖流處理器（GSP），并依托Arteris的片上網絡（NoC）知識產權（IP），面向多模態人工智能應用場景提供解決方案。

數據中心同樣具備多種可編程方案可選?！皵祿幚砥鳎―PU）是一種智能網絡接口，可用于在系統不同組件之間轉發數據包，”奈廷格爾補充道，“數據中心領域還部署了P4可編程交換機，這類交換機專為可編程數據包處理流水線而設計。此外，還有可重構陣列——粗粒度可重構架構（CGRA）能夠承擔特定運算任務，它支持基于軟件的高層抽象重構，抽象層級高于FPGA，因此可在靈活性、運算效率與流水線人工智能推理任務之間實現平衡?！?/p>

粗粒度可重構架構（CGRA）是一項新興技術，其定位介于FPGA與GPU之間，能夠提供更均衡的混合運算方案?！斑@或許是當前各類技術融合趨勢中最具潛力的方向，”奈廷格爾評價道，“該技術目前仍處于實驗階段：部分相關技術已達到可商用的基準水平，而另一些新技術雖展現出應用前景，但尚未經過全面驗證。未來，CGRA有望在其專屬應用領域內，成為具有變革性意義的技術。我始終主張，針對特定任務采用‘FPGA+GPU+XPU’的混合架構，這或許是最契合當下需求的解決方案?！?/p>

粗粒度可重構架構（CGRA）與現場可編程模擬陣列（FPAA），將可重構計算的靈活性拓展至傳統數字邏輯之外的領域?！斑@一市場目前仍處于早期階段，其市場需求規模與成熟度尚存在不確定性，”Altera業務管理部主管文卡特·亞達瓦利表示，“尤其是在生態系統支持、工具鏈成熟度，以及與現有FPGA和ASIC設計流程的兼容性等方面，仍有諸多問題亟待解決?！?/p>

可編程性、可重構性與定制化的區別

芯片可以是可編程的、可重構的，也可以兩者兼具——現場可編程門陣列（FPGA）就是典型的“雙特性芯片”。

“FPGA的可編程性體現在：整個硬件架構本身支持編程，這意味著我們可以完全改變FPGA上的芯片設計方案，”Baya Systems首席商務官南丹·納亞姆帕利解釋道，“另一層含義則是：‘芯片上的各類組件與互聯架構已預先集成，我們可通過編程配置各組件的帶寬分配、延遲參數，并設置任務優先級?！@同樣屬于可編程的范疇，但其靈活性相對有限——因為這種操作并未徹底改變芯片功能，只是對資源進行了重新劃分與配置。”

以中央處理器（CPU）為例：部分CPU兼具可編程性與可配置性，但能力范圍存在明確邊界。“從廣義可編程性來看，CPU領域就有不少典型案例，比如基于精簡指令集第五代（RISC-V）架構或指令集架構（ISA）的可編程CPU，同時也涌現出一些新型架構技術，”亞達瓦利說道，“FPGA能夠提供極致的靈活性，支持部署并運行各類工作負載。而RISC-V架構則適用于一些設備級的配置場景——例如通過簡單的參數配置，協助其他芯片協同工作；也可以是一款具備有限可編程能力的RISC-V處理器?！?/p>

極致的可編程性始終是FPGA的核心優勢?！霸O計人員可以按需修改輸入輸出接口（I/O）、調整芯片架構、優化所有運算環節，”亞達瓦利強調，“其他類型的可編程技術，則更多聚焦于特定場景的有限應用。比如，針對一款標準芯片產品，如何通過技術手段增加其靈活性？這類方案通常只能實現一定程度的可配置性，而非完全可編程。”

此外，還可通過電源架構實現芯片定制化。“芯片定制化主要有兩種實現路徑，”Movellus首席執行官莫·費薩爾介紹道，“第一種是為每顆芯片量身定制專屬電源網格與優化方案。假設有一百萬顆芯片，搭配一百萬種不同的封裝方案，那么每顆芯片都具備獨一無二的特性。不過，我們也可以讓電源架構具備一定的可編程性，使其適配不同的封裝方案——因為每種封裝的諧振特性都存在差異。只要電源架構的可編程性足夠強，就能抵消不同封裝帶來的性能差異。這一技術的收益相當可觀：封裝導致的電壓跌落問題，會直接決定芯片的最低工作電壓（Vmin），進而影響芯片功耗、散熱設計等一系列關鍵指標?！?/p>

人工智能與模擬技術興起對DSP的影響

現代系統級芯片（SoC）正經歷高速迭代，其中一個顯著變化是：芯片需要處理的模擬信號內容日益增多，這無疑給數字信號處理器（DSP）帶來了額外的運算負擔。

“如今的芯片早已不局限于數字功能——為滿足5G通信、汽車雷達、物聯網設備等應用需求，芯片集成了射頻（RF）、數?；旌闲盘柵c傳感器接口等模塊，”楷登電子（Cadence）產品管理與營銷高級總監、計算機視覺/人工智能產品負責人阿莫爾·博卡爾指出，“從功能角度來看，這無疑是一大進步，但也意味著DSP需要處理的信號不再是理想的數字信號。現實世界中的模擬信號往往伴隨噪聲、失真與波動，因此DSP必須投入更多算力進行信號凈化。這一需求推動了智能校準與補償算法的快速發展?！?/p>

受此影響，DSP的角色定位也隨之拓展?！八辉賰H僅是執行數值運算的工具，而是具備了‘模擬感知處理’能力，”博卡爾補充道，“例如通過自適應濾波技術減少信號干擾、對射頻功率放大器進行線性化處理、修正模數轉換器（ADC）與數模轉換器（DAC）的誤差等。這些新增功能提升了芯片設計復雜度，因此DSP架構正朝著高度并行化方向發展，且往往集成專用加速器，以滿足日益增長的性能需求。”

數控模擬技術讓DSP具備了更強的可編程性?！叭缃?，只要芯片具備基礎的數據流架構，即便核心運算單元是模擬DSP，也可以在信號傳輸路徑中抽取部分信號并轉換為數字信號，”新思科技（Synopsys）Ansys 產品營銷總監馬克·斯溫嫩表示，“設計人員可對這些數字信號執行各類數學算法分析與軟件編程，進行全面的數字化運算與邏輯推演。在確定反饋信號參數后，再將其轉換回模擬信號并輸入芯片。這種技術被稱為數控模擬技術，它將可編程性、軟件與數字電路融入信號反饋流程。盡管其運算速度與簡潔性不及純模擬方案，但可編程性更強，軟件控制也更為靈活?！?/p>

展望未來，多項值得關注的技術趨勢正在顯現?！叭斯ぶ悄苷_始在解決SoC模擬內容增多的難題中發揮重要作用，”博卡爾說道，“傳統上，DSP依賴固定模型修正模擬信號的缺陷，但在實際應用環境變化時，這類模型往往難以勝任。而人工智能的優勢正在于此：機器學習技術能夠從設備實際運行數據中學習規律，動態調整校準參數，實時預測模數轉換器（ADC）或射頻鏈路的非線性失真，并即時進行誤差修正。”

人工智能還讓DSP具備了更強的自適應性?！跋啾褥o態濾波器或均衡器，人工智能驅動的算法能夠隨著環境條件變化持續優化自身性能——無論是溫度波動、元件老化還是信號干擾，都能實時適配，”博卡爾強調，“這一點對于5G射頻設備、汽車傳感器等運行環境多變的系統而言，尤為關鍵。”

業內人士普遍認為，未來的技術方案將是經典算法與人工智能的融合?！拔覀冊c汽車領域的客戶探討過DSP與人工智能的分工問題，”弗勞恩霍夫應用研究促進協會（Fraunhofer IIS）自適應系統工程部門高效電子學系主任安迪·海內希表示，“以雷達系統為例，其運算流程需要執行三次不同的快速傅里葉變換（FFT）。目前已有部分方案嘗試用人工智能取代FFT運算，但我們堅信，傳統FFT算法在功耗效率上更具優勢——因為FFT算法可實現高度優化，而若要通過人工智能達到同等運算精度，則需要構建規模龐大的神經網絡模型。此外，FFT算法的運算過程更具確定性與可解釋性。因此，我們認為理想方案是：由FFT算法承擔基礎信號處理任務，再由人工智能完成目標識別等上層任務。但要讓人工智能完全取代傳統DSP的所有功能，目前來看并不現實。”

在信號調理環節，先用傳統DSP算法執行FFT等基礎處理步驟是更為合理的選擇。“短期內可能會出現‘人工智能全面替代傳統算法’的趨勢，但最終市場必然會回歸‘傳統+人工智能’的混合方案，”海內希預測，“而要找到二者的最佳結合點——即明確哪些任務適合傳統算法，哪些任務適合人工智能——還需要經歷多輪技術迭代與驗證?！?/p>

FPGA內置的DSP切片與人工智能引擎

Altera的亞達瓦利指出，FPGA內置的DSP切片是一種可重構運算單元，經過技術迭代，其運算效率已大幅提升，不僅支持定點與浮點運算，還能勝任人工智能與機器學習工作負載。

除DSP切片外，許多現代FPGA還集成了人工智能引擎——本質上是一種超長指令字（VLIW）架構的單指令多數據（SIMD）處理器。這種集成架構的一大優勢在于：能夠讓FPGA實現數據流式數字信號處理?！安煌凇毩SP+FPGA’的傳統架構——即由FPGA負責從ADC/DAC采集數據，再交由DSP處理——如今的FPGA已內置DSP切片或人工智能引擎，”亞達瓦利介紹道，“這是我們近年來推動的技術革新，將矢量計算引擎集成到單一芯片中，實現了功能的高度整合。”

矢量處理器（VPU）與GPU的架構類似，均依靠多核心并行執行運算任務?！耙部梢灶惐葂86架構——它有自身的核心架構，”亞達瓦利補充道，“而矢量處理器采用截然不同的架構與指令集，專門針對線性代數與矩陣運算進行優化。”

人工智能引擎能夠承接部分傳統DSP的工作負載，但并非全部?！俺死奂舆\算（MAC）適用于多種運算場景，因此可編程邏輯器件中仍保留了DSP切片，”超威半導體（AMD）自適應與嵌入式產品事業部產品營銷高級經理羅布·鮑爾表示，“但我們在芯片中新增了人工智能引擎陣列，用于承擔信道化、FFT、有限長單位沖激響應（FIR）濾波等算力密集型任務，目前已落地多個應用案例。航空航天/國防與測試/測量領域對該技術的接受度尤其高，正是看中了它的性能優勢?！?/p>

圖1：集成人工智能引擎的自適應SoC架構，兼具DSP運算能力 來源： AMD）

從射頻測試的角度來看，將ADC與DAC集成到FPGA同一芯片中具有重要意義?！斑@種集成架構能夠有效降低系統測試的延遲，”鮑爾解釋道，“不同于部分方案采用的‘獨立芯粒+FPGA’架構——芯粒與FPGA之間仍需進行數據傳輸，而將ADC直接集成到可編程邏輯芯片的同一晶圓上，能夠帶來顯著的性能提升?！?/p>

芯粒與嵌入式FPGA：靈活性的兩大解決方案

面對新興、未知且快速演進的應用場景，可編程芯片允許工程師在設備部署后，對其配置進行遠程更新。而芯粒技術則提供了另一種靈活性解決方案。

“芯?？杉啥喾N前沿技術，特別適用于應用需求頻繁變化的場景——設計人員可直接替換集成新協議或新標準的芯粒，”Arteris的奈廷格爾表示，“這在一定程度上削弱了FPGA的技術優勢，因為企業可以這樣規劃：‘在下一批次生產中，我們將采用多芯粒集成SoC架構，只需替換其中一顆芯粒——例如升級為最新的安全芯粒，而其他芯粒保持不變?！贿^，這種方案需要在功耗、性能與原型開發效率之間進行權衡。一種常見的策略是：先用FPGA完成原型驗證，再用專用芯粒替換FPGA，實現產品的量產落地。芯粒無疑將成為未來芯片架構的重要組成部分，它為企業提供了更多的技術選型空間與產品迭代時間窗口。甚至可以設想這樣的方案：在芯粒中集成一顆FPGA，待產品技術成熟后，再將其替換為優化后的專用處理單元?！?/p>

這意味著：若芯粒中集成了FPGA，則可對該芯粒進行重編程；而由于芯片的其他部分保持不變，因此無需對整個SoC重新進行驗證。

嵌入式FPGA（eFPGA）是另一種提升芯片靈活性的方案，但由于其內部集成了重構控制電路，會產生一定的面積損耗。“對于習慣用最小面積實現ASIC邏輯的設計人員而言，若將同樣的設計移植到FPGA上，芯片面積會大幅增加，”快客邏輯（QuickLogic）知識產權（IP）銷售副總裁安迪·雅羅斯指出，“因此設計人員需要審慎規劃：‘僅在靈活性至關重要的模塊采用eFPGA。’面積損耗同時會影響芯片成本。目前eFPGA的典型應用場景是I/O接口靈活性優化——畢竟沒有企業愿意為了接口升級而重新流片。例如，當新建數據中心對背板接口規格進行調整時，企業無需重新設計ASIC，只需通過eFPGA即可實現與不同數據中心或背板的兼容對接?！?/p>

此外，eFPGA還能幫助企業應對未知的技術需求?！坝行┬枨竽壳吧胁幻鞔_，但未來必然會出現，”新思科技（Synopsys）移動、汽車與消費電子IP產品管理執行總監赫茲·薩爾表示，“一旦需求明確，企業就需要快速推向市場；同時，為保證產品可靠性，芯片還需具備低功耗特性。我認為eFPGA適用于部分特定功能場景，但并非萬能解決方案。當前市場因這些未知需求而充滿不確定性，企業在做技術選型時，必須制定A、B、C三套備選方案，以應對隨時可能出現的技術變革。根據我的觀察，企業正加快芯片流片節奏——在移動領域，這種策略的落地難度較低，因為產品迭代周期較短；但在機器人等新興市場，情況則更為復雜。例如，當企業需要將內存標準從低功耗雙倍數據率5（LPDDR5）升級至LPDDR6，或晶圓代工廠將制程節點從A工藝切換至B工藝，而原工藝已停止供應時，企業能否快速完成技術遷移，就成為了核心挑戰?！?/p>

內存架構是區分可編程邏輯芯片與固定邏輯芯片的關鍵因素?！皩Ｓ眉呻娐罚ˋSIC）可通過定制化內存層級架構，滿足目標人工智能工作負載的需求；而FPGA則憑借靈活性，適用于多樣化應用場景，”Rambus公司杰出發明家兼院士史蒂夫·吳表示，“這種‘通用性與性能’的權衡會直接影響芯片效率，尤其是在人工智能模型規模持續擴大、內存帶寬成為性能瓶頸的當下，這一矛盾更為突出?！?/p>

結語

在人工智能全面普及、機器人技術快速崛起、6G技術需求日益明確的技術變革期，可編程性幫助企業緊跟技術趨勢與消費需求——即便這意味著要犧牲專用集成電路（ASIC）的部分運算效率。

“我喜歡這樣描述當前的技術趨勢：產品正朝著‘軟件定義、人工智能驅動、芯片賦能’的方向發展，”西門子EDA半導體行業副總裁邁克爾·芒西表示，“軟件的運行離不開硬件載體，必須依托芯片才能實現功能。但產品設計流程已發生根本性轉變：在傳統模式下，企業通常先完成芯片開發，再啟動軟件開發工作；而如今，產品的大部分功能與特性都由軟件定義，因此軟件開發周期大幅提前。此外，企業還希望通過產品上市后的軟件更新實現商業變現——簡言之，就是通過軟件升級為產品新增功能、優化體驗。這就要求企業在芯片架構設計階段，就必須統籌規劃這些需求?！?/p>

但硬件必須具備支持軟件迭代的能力。以蘋果手機（iPhone）為例：“當蘋果移動操作系統（iOS）16發布后，用戶將其安裝到手機上，會發現手機體驗得到顯著提升——麥克風降噪效果更好、拍照畫質更清晰。這些優化均依托可更新的軟件與DSP算法實現。同時，電池續航時間也有所延長——這是因為蘋果通過軟件調整了芯片的功耗曲線，并升級了電池管理系統算法，從而延長了電池使用壽命。而這一切的實現，都離不開‘產品全架構支持軟件更新’的設計理念。如今，特斯拉等企業也開始為汽車提供軟件升級服務，為車輛新增功能——這無疑為行業發展指明了方向。正因如此，企業正加大對編譯技術的投入——畢竟軟件開發進程已大幅提前，甚至需要在芯片樣片問世前，就啟動軟硬件協同設計工作?！?/p>

原文：

https://semiengineering.com/programmable-chips-evolve-for-shifting-needs

EETOP創芯大講堂芯片課程推薦