北京
12 月 29 日，韓國半導(dǎo)體工程師學(xué)會發(fā)布的《2026 年半導(dǎo)體技術(shù)路線圖》，對未來 15 年硅基半導(dǎo)體技術(shù)發(fā)展作出預(yù)測。
三星近期剛推出全球首款 2nm 全環(huán)繞柵極（GAA）工藝芯片 Exynos2600。路線圖指出，到 2040 年半導(dǎo)體電路制程有望突破至 0.2nm，正式進(jìn)入埃米時代。不過未來十五年間，行業(yè)需實現(xiàn)跨越式突破，通往亞 1 納米晶圓制程的路上仍存在不少技術(shù)瓶頸。據(jù)悉，三星已規(guī)劃 2nm GAA 工藝的升級路徑，不僅完成第二代 2nm GAA 工藝節(jié)點的基礎(chǔ)設(shè)計，還計劃在兩年內(nèi)落地第三代 2nm GAA 技術(shù)（SF2P + 工藝）。路線圖預(yù)計，2040 年的 0.2nm 制程將采用全新的 CFET 晶體管架構(gòu)，并搭配單片式 3D 設(shè)計。
此外，三星已組建專項團(tuán)隊啟動 1 納米芯片研發(fā)，目標(biāo)在 2029 年實現(xiàn)量產(chǎn)。這些先進(jìn)制程工藝的成果，將同時應(yīng)用于 SoC 和 DRAM 領(lǐng)域，其中 DRAM 存儲電路制程將從 11 納米縮減至 6 納米；HBM 技術(shù)也將迎來迭代，堆疊層數(shù)從 12 層提升至 30 層，帶寬從 2TB/s 躍升至 128TB/s。
在 NAND 閃存領(lǐng)域，SK 海力士已研發(fā)出 321 層 QLC 技術(shù)。根據(jù)路線圖預(yù)測，隨著半導(dǎo)體技術(shù)的不斷進(jìn)步，QLC NAND 閃存的堆疊層數(shù)未來有望突破至 2000 層。
免責(zé)聲明：本文來源網(wǎng)絡(luò)綜合，本文僅用于知識分享與傳播。如涉及侵權(quán)，請聯(lián)系我們及時修改或刪除。如果您有文章投稿、人物采訪、領(lǐng)先的技術(shù)或產(chǎn)品解決方案，請發(fā)送至support@fsemi.tech。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
