大模型下沉終端，先進制程如何破解端側AI芯片算力與功耗困局？

近年來，人工智能正經歷從“云中心”向“終端側”深度演進的關鍵轉折。隨著大模型能力的普及與多模態智能體（AI Agent）應用的興起，用戶對實時響應、隱私安全、個性化體驗和使用成本的綜合要求不斷提升，推動AI推理任務加速下沉至手機、可穿戴設備、智能家居、車載系統等終端場景。這一趨勢催生了對端側AI芯片前所未有的需求——既要具備強大的本地算力以支撐復雜AI任務，又必須在電池容量、散熱條件、物理尺寸和成本預算等多重嚴苛約束下實現高能效運行。

在此背景下，先進制程工藝作為提升芯片性能與能效比的核心技術路徑，日益成為端側AI芯片設計的關鍵支撐。然而，制程微縮并非坦途：高昂的成本、良率瓶頸以及供應鏈復雜性，正促使產業界探索更加多元和系統化的解決方案。本文基于11家A端側AI芯片上市公司公開信息，系統梳理端側AI芯片對先進制程的需求動因、實際應用成效、企業戰略布局，并深入剖析制程升級過程中所面臨的現實挑戰與創新應對策略。通過分析可見，未來端側AI芯片的競爭已超越單一工藝節點的比拼，轉而聚焦于“先進制程+架構創新+先進封裝+軟硬協同”的全棧式系統級優化能力。

端側AI芯片對先進制程的需求背景

端側AI芯片對先進制程的迫切需求，源于人工智能技術從云端向終端設備大規模遷移的結構性趨勢。附件資料明確指出，隨著大模型和多模態AI Agent應用的蓬勃發展，用戶對響應速度、使用成本、數據安全及個性化體驗的要求日益提升，促使AI推理任務加速向端側遷移，形成“云-邊-端”協同的多層次算力架構。在此背景下，以AI手機、AI PC、智能可穿戴設備、IPC（網絡攝像機）、車載終端等為代表的端側產品，亟需在有限的物理空間和能源約束下，實現強大的本地AI處理能力。

具體而言，端側設備普遍面臨電池容量小、散熱條件差、體積受限、成本敏感等多重硬性約束。例如，TWS耳機、智能手表、無線麥克風、IoT傳感器等設備往往依賴小型鋰電池供電，無法承受高功耗芯片帶來的續航壓力。然而，AI應用（如語音喚醒、圖像識別、實時翻譯、ADAS輔助駕駛等）又對算力提出了顯著增長的需求。瑞芯微精準概括了這一矛盾：“SoC芯片的算力需求呈現爆發式增長，驅動SoC設計進入‘先進制程、算力升級、架構重構、能耗革命’的新階段。”

為破解算力需求激增與能源供給有限之間的根本矛盾，先進制程成為關鍵突破口。其核心價值在于：在晶體管尺寸縮小的同時，降低單個晶體管的動態與靜態功耗，并提升單位面積內的晶體管密度。這使得芯片能夠在更小的面積上集成更多計算單元（如多核CPU、GPU、大算力NPU、VPU等），同時維持或降低整體功耗水平。恒玄科技采用6nm FinFET工藝開發BES2800芯片，正是為了在可穿戴設備的嚴苛空間內，集成高性能異構計算單元與完整的射頻/音頻子系統，從而提供“強大的算力和高品質的無縫連接體驗”。同樣，晶晨股份的6nm旗艦芯片能支持同聲字幕生成等復雜AI功能，并實現千萬級出貨，也印證了先進制程對于支撐高能效AI落地的決定性作用。

因此，先進制程不僅是性能提升的工具，更是端側AI產品實現商業可行性和用戶體驗閉環的基礎保障。

A股端側AI芯片公司部分旗艦SoC應用全景表

先進制程在端側AI芯片中的具體應用體現

先進制程直接賦能端側AI芯片的高性能與高能效。晶晨股份推出的6nm芯片自2024年下半年商用以來，2025年上半年銷量已超400萬顆，預計全年將達千萬顆以上。該芯片集成自研智能端側算力單元，支持同聲字幕生成等AI功能，充分體現了先進制程對AI算力落地的支撐作用。全志科技亦指出，“7nm及以下先進制程已成為高端SoC的主流”，而3nm等更先進節點則因成本與良率問題尚未大規模普及。恒玄科技的BES2800芯片同樣基于6nm工藝，集成了多核CPU/GPU/NPU，為TWS耳機、智能手表等設備提供強大算力和高品質連接體驗。

低功耗是端側AI芯片的生命線。安凱微在介紹其低功耗智能視覺芯片KM01A與KM01W時表示，整機在AOV模式下功耗低于30mW，這一指標的達成離不開制程工藝的優化。炬芯科技雖采用22nm成熟制程，但通過自研存內計算技術顯著提升了能效比，說明即使在非最先進節點上，制程與架構的協同優化也能有效控制功耗。

先進制程使單芯片集成更多功能模塊成為可能。瑞芯微指出，高性能SoC正標配“多核心、高頻率、超高清和多路編解碼能力、大算力NPU、高速多通道DDR”，這些特性高度依賴先進制程帶來的晶體管密度與互連性能提升。晶晨股份的6nm芯片即集成了NPU、視頻編解碼器、無線通信模塊等，實現了高性能與小體積的統一。

多家公司已在先進制程上展開前瞻性布局。瑞芯微正在研發下一代旗艦芯片RK3688，以適配AIoT 2.0時代對端側算力的更高需求；全志科技已啟動“下一代更高性能SoC架構”的研究，并明確將采用更先進制程；恒玄科技則通過6nm工藝實現射頻、音頻、電源管理等模擬與數字電路的全集成，進一步降低系統級功耗。

制程升級面臨的挑戰與應對策略

盡管先進制程優勢顯著，但其大規模應用于端側AI芯片仍面臨嚴峻挑戰，主要體現在成本、良率、技術復雜度和供應鏈穩定性等方面。

首先，制造成本急劇攀升。全志科技明確指出：“3nm等更先進工藝面臨成本高和低良率瓶頸”。隨著制程節點進入5nm以下，光刻工藝（尤其是EUV光刻）的設備投入、材料成本和工藝步驟數量呈指數級增長，導致晶圓價格高昂。對于毛利率相對有限、價格競爭激烈的消費類端側芯片市場而言，全面采用先進節點在經濟上并不現實。

其次，良率問題制約量產爬坡。更先進的制程對工藝控制精度要求極高，任何微小的缺陷都可能導致芯片失效。低良率不僅直接推高單顆芯片成本，還會影響產品交付周期和市場競爭力。這對于需要快速迭代、搶占市場的AIoT和消費電子領域尤為不利。

面對上述挑戰，行業并未止步于單純追求更小線寬，而是轉向系統級創新與異構集成作為應對策略：

· 發展先進封裝技術：多家端側AI芯片企業認為，“3D堆疊、Chip to Chip、Die to Die的芯片互聯方式會越來越普及”。通過將不同功能模塊（如邏輯計算芯粒、高速緩存、模擬/RF芯粒）采用最適合其特性的制程分別制造，再通過2.5D/3D封裝技術集成在同一封裝體內，可以在不犧牲性能的前提下，有效規避單一先進制程帶來的高成本與低良率風險。瑞芯微明確提出，“Chiplet設計和先進的3D封裝設計”將成為平衡性能與成本的關鍵策略。

· 推行混合制程設計（Hybrid Process Node）：并非所有電路模塊都需要最先進制程。例如，數字邏輯部分可采用7nm或6nm以獲得高密度和低功耗，而電源管理、射頻收發等模擬電路則更適合采用28nm或40nm等成熟穩定、成本更低的制程。通過Chiplet或異構集成方式將不同制程的芯粒組合，既能發揮先進制程在算力核心上的優勢，又能利用成熟制程在模擬/高壓/高可靠性方面的長處，實現整體最優。

· 強化架構與算法協同優化：在制程受限的情況下，通過架構創新彌補性能差距。炬芯科技在22nm制程上成功商用“第一代存內計算技術”，即是在成熟節點上通過改變數據搬運范式（減少內存訪問能耗）來大幅提升能效比的典型案例。此外，“AI驅動的任務調度算法”和“預測性功耗管理”等軟件層面的優化，也是降低系統級能耗、緩解制程壓力的重要手段。

小結：先進制程是端側AI芯片發展的核心驅動力之一

綜上所述，附件資料清晰表明，端側AI芯片的發展高度依賴先進制程技術，以實現“高性能、低功耗、高集成”的產品目標。6nm、7nm及以下制程已成為高端端側AI SoC的主流選擇，支撐著NPU集成、多模態AI推理、超高清編解碼等關鍵功能。然而，面對成本與良率的現實約束，行業并未單一押注于制程微縮，而是采取“先進制程+架構創新+先進封裝”的組合策略。部分企業如炬芯科技在22nm節點上通過存內計算實現能效突破，印證了技術路徑的多樣性。未來，端側AI芯片的競爭將不僅體現在制程先進性上，更體現在系統級能效優化、軟硬協同設計以及異構集成能力的綜合較量之中。