三星的硅光豪賭

公眾號記得加星標??，第一時間看推送不會錯過。

在2026年光纖通信展（OFC 2026）上，三星晶圓代工正式宣布進軍硅光子（SiPh）代工市場，并推出300mm平臺。其路線圖計劃在2027年推出光引擎，并在2029年提供交鑰匙式CPO服務。本文將對其戰略進行分析。

三星為何進軍硅光子學領域

三星晶圓代工的營收約為臺積電的六分之一（截至2025年，三星晶圓代工的營收約為150億至180億美元，而臺積電的營收超過900億美元）。僅靠先進邏輯節點的競爭無法縮小這一差距。2026年3月17日，在洛杉磯舉行的OFC 2026上，三星晶圓代工開辟了新的戰線。該公司通過兩篇會議論文正式宣布進軍硅光子器件（SiPh）市場。

三星的路線圖如下：2026 年實現 PIC 生產準備，2027 年實現基于 TC（熱壓）鍵合的光引擎，2028 年實現混合鍵合過渡，2029 年開始提供交鑰匙 CPO（共封裝光學器件）服務。

三星力推的核心信息是：“臺積電本身并不生產存儲器。三星可以在一個屋檐下提供HBM、晶圓代工、封裝和SiPh（系統級封裝）服務。” （不過，臺積電確實通過其CoWoS先進封裝技術集成了外部HBM。）這正是三星SiPh戰略背后的核心邏輯。

這是一個很有吸引力的方案。想象一下，最終的人工智能芯片封裝方案是將GPU、HBM和光學引擎集成在一個封裝內，由一家公司負責全部生產無疑會簡化供應鏈。

但這個市場并非一片空白。三星試圖進入的領域，已經有其他廠商開通了生產線，贏得了客戶，并創造了收入。它們之間的差距并非僅僅體現在“更高的幾個GHz”上。

SiPh 和 CPO：為什么代工廠如此重要

AI集群正在快速擴展。隨著GPU數量從數萬個增長到數十萬個，連接芯片的銅線逐漸成為瓶頸。功耗持續上升，帶寬接近極限，延遲卻沒有改善。

SiPh（硅光傳輸）是一種利用光而非電來傳輸數據的技術。如果說銅纜是一條雙車道公路，那么SiPh就是一條八車道高速公路，而且成本只有銅纜的一半。在10米以上的鏈路距離上，SiPh的功率效率比銅纜高5到10倍。再加上WDM（波分復用）技術，可以在單根光纖上同時傳輸多個通道，帶寬擴展就變得輕而易舉了。

CPO技術更進一步。如今，交換芯片和光模塊在物理上是分離的。您可能在服務器機架前端見過可插拔收發器。而CPO技術則將光引擎直接集成到交換芯片封裝內。更短的信號路徑意味著更低的功耗和更低的延遲。

關鍵在于：制造硅光子集成電路（SiPh PIC）與制造標準半導體器件截然不同。處理光需要波導（引導光的通道）、調制器（將電信號轉換為光信號的器件）和光電探測器（將光信號轉換回電信號的器件）。

目前，全球能夠采用CMOS兼容工藝在300mm硅晶圓上制造這些器件的代工廠屈指可數。作為專業的SiPh代工廠，Tower Semiconductor和GlobalFoundries處于領先地位。臺積電（TSMC）憑借其COUPE平臺也加入了競爭。意法半導體（STMicroelectronics）也開始運行300mm SiPh平臺。三星正努力成為第五家。

硅光子晶圓代工市場已迅速崛起，成為人工智能數據中心互連供應鏈中的關鍵環節。在2025年GTC大會上，NVIDIA發布了基于臺積電COUPE光子芯片的Spectrum-X（以太網）和Quantum-X（InfiniBand）交換機版本。當人工智能基礎設施領域最重要的客戶宣布“我們正在用光連接”時，代工廠也紛紛效仿。

SiPh 代工廠市場的核心是一場建造為 AI 數據中心提供光源的工廠的競賽。

三星的技術定位：

他們展示了什么，還缺少什么

以下是三星在OFC 2026大會上發表的兩篇論文的摘要。前文已詳細介紹了設備層面的分析，因此本節重點介紹關鍵規格和背景信息。

他們展示的內容：設備性能

三星的 300mm SiPh 平臺（Tu2D.3 論文）將 Si 和 SiN 雙波導、Ge 光電探測器、TSV（硅通孔）、加熱器和 MIM 電容器集成在 SOI（絕緣體上硅）晶圓上。

主要設備規格：

另一篇論文（Th3F.6）中發表的微環輔助鍺雪崩光電二極管（MRA-Ge APD）也值得關注。三星利用微環諧振器，在尺寸為180nm x 400nm的鍺APD中實現了0.82A/W的諧振響應度（@-1V）、7.5的雪崩增益（@-6.1V）以及253GHz的增益帶寬積（@-6.5V）。與需要10-15V或更高電壓的傳統SACM APD相比，-6.1V的電壓確實更低。然而，正如第一部分分析的那樣，在EIC電源軌工作電壓為0.75-1.8V的CPO封裝中，仍然需要一個單獨的電壓轉換器。

PDK 也已到位：超過 40 個器件模型、DRC/LVS/PEX 驗證卡、25-85°C 的溫度相關建模，以及涵蓋 MRM 自加熱和光學峰值效應的模型-硬件相關性。

imec 單獨測量了三星的調制器，其速率為 224Gbps/通道，據 The Elec 報道。該數字與 200G/lambda 的目標一致，在 8 通道配置下可實現 1.6Tbps。

缺失的部分：系統集成和客戶

沒有系統級集成數據。三星的OFC論文完全是器件級特性分析。沒有數據表明PIC和EIC粘合在一起并作為光引擎運行。50Gbaud PAM4眼圖是模擬的，而非測量的。沒有光鏈路傳輸實驗。沒有多通道或WDM數據。

目前尚無量產客戶。據報道，自2025年3月以來，博通SiPh公司已與三星展開合作，三星也已將相干光模塊公司、Lumentum公司以及無晶圓廠光集成電路設計公司等視為潛在客戶。但截至2026年光纖通信大會（OFC 2026），尚未公布任何具體的設計方案。

沒有量產經驗。PDK 1.0 已經準備就緒，但三星沒有任何將客戶設計轉化為量產的經驗。在晶圓代工行業，“擁有 PDK”和“擁有經過驗證的量產良率”是完全不同的兩個里程碑。

補充一點背景信息：三星的SOI晶圓采用305nm的硅層厚度。數據通信光子集成電路（PIC）最常用的厚度是220nm（射頻光子學領域使用300nm，非線性光子學領域使用400nm）。正如第一部分所述，這種非標準厚度會帶來光模式優化方面的權衡以及PDK兼容性問題。將現有的基于220nm的設計移植到三星的平臺可能需要重新設計。

三星的器件物理性能具有競爭力。MRM 74GHz 和 MZM VpiL 1.4V·cm 均達到代工級標準。目前欠缺的是系統集成、量產經驗和客戶。

三星需要彌合的差距

臺積電的差距是切入點。臺積電于2024年發布了COUPE（緊湊型通用光子引擎），2025年完成了可插拔認證，并計劃在2026年左右完成基于CoWoS的CPO量產認證。英偉達發布的Spectrum-X Photonics和Quantum-X Photonics交換機計劃基于COUPE平臺。

此外，技術上也存在顯著差異。臺積電 COUPE 采用 SoIC-X 技術，這是一種 3D 堆疊技術，它使用銅-銅混合鍵合將 EIC 芯片鍵合到 PIC 芯片之上。銅-銅混合鍵合是一種“無凸點”工藝：它不使用焊球，而是將每個芯片上的銅焊盤拋光平整，并在原子級層面直接鍵合。SoIC-X 是臺積電 3DFabric 平臺的高性能版本，鍵合間距小于 9 微米，未來幾代產品的目標是達到 3 微米。這最大限度地降低了電光接口處的阻抗。

三星首款光學引擎將于 2027 年采用 TC 鍵合技術，而 Cu-Cu 混合鍵合技術則將于 2028 年推出。以下是這種差異為何至關重要：

熱壓鍵合：利用熱壓將焊球熔合在一起。焊球間距通常為 40-100 微米。由于焊球高度較高，連接密度有限，且信號路徑較長。

銅-銅混合鍵合：銅焊盤直接在原子尺度上鍵合。無凸點，因此間距可縮小至10微米以下。連接密度是傳統銅焊盤的10倍以上。信號路徑極短，從而降低阻抗和功率損耗。

打個比方：TC（熱電偶）封裝就像用粘合劑粘合方塊。銅-銅混合鍵合則是將表面拋光平整后直接焊接。后者密度更高、更堅固，但工藝難度更大。臺積電的SoIC-X封裝已經量產，而三星要到2028年才能達到這一階段。兩者之間存在一到兩代封裝技術的差距。

2025年12月，Alchip和Ayar Labs在臺積電歐洲OIP論壇上展示了基于COUPE的光連接解決方案。該演示展示了一款100Tb/s的封裝內光I/O引擎，采用UCIe接口，這是業界首次公開展示基于COUPE平臺的PIC+EIC。三星尚未達到這一階段。

單與臺積電相比，三星就落后了三年。正面追趕臺積電對三星來說并不現實。何況，如上所述，市場上還有很多其他競爭者。

若您對硅光SiGe技術及流片相關話題有更多探討需求，歡迎添加微信深入交流。

（來源：編譯自photoncap）

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4376內容，歡迎關注。

加星標??第一時間看推送

求推薦