EDA技術資料（即將下線）：西門子EDA Tessent Analog Test芯片生命周期解決方案

西門子 Tessent Analog Test軟件是一款突破性的 IC 測試解決方案，可實現模擬元器件測試向量生成的完全自動化，類似于數字電路所采用的傳統 ATPG 方法。該軟件是模擬電路測試領域的重大突破，可提供業內此前未有的自動化能力與效率。Tessent Analog Test 解決了行業內長期存在的一大難題：模擬電路測試的耗時性。相較于傳統方法，該工具可將測試時間減少高達100倍，同時可實現出色的測試覆蓋率，并有效節省測試成本。

Tessent 擁有眾多確定性 ATPG 和系統內測試解決方案。系統內嵌入式確定性測試（In-System Embedded Deterministic Test）解決方案基于 Tessent SSN 與 Tessent In-System Test 技術的結合，通過 IST 控制器，借助 SSN 實現確定性測試向量的生成與重定向。數據傳輸協議可采用SSN并行數據總線，或特殊SSN模式下運行單條數據通路。Tessent In-System Test 技術可滿足所有系統內測試需求，作為其前代產品 Tessent MissionMode 的超集，該技術可用于 IS-EDT 的實現，支持 IST 控制器（ISTC）的 AXI 從屬接口，可用于測試安全關鍵型汽車應用、數據中心應用及網絡設計。

為助力工程師朋友們在復雜 SoC 的 DFT 領域實現飛躍，提高工程效率，進一步降低測試成本，加速良率提升，并在整個芯片生命周期內提高質量和可靠性，EETOP聯合西門子EDA，為大家要來了這份詳盡且全面的 Tessent 工具資料包。資料內容涵蓋15份PDF資料：

• Tessent 芯片生命周期解決方案
• Tessent AnalogTest
• Tessent LogicBIST
• Tessent MemoryBIST
• Tessent In-System Test 通過采用高質量確定性測試向量，有效提升系統內與現場測試的覆蓋率和可靠性
• Streaming Scan Network：無折衷的分組測試
• 利用動態分割將批量掃描診斷的吞吐量提高 10 倍
• 利用內建自測試滿足 ISO 26262 安全要求
• 利用系統級數據來優化眾核 AI 和 ML 芯片
• 利用先進的 DFT 和芯片調通加速 AI 芯片設計
• 利用先進的 DFT 實現競爭力最大化
• 使用 Tessent 增強安全性
• 使用診斷驅動的良率分析克服系統性良率限制因素
• 適用于汽車市場的 IC 測試解決方案
• 易于實現且全面的 3D 堆疊裸片器件可測試性設計

掃碼申請資料

部分資料截圖