半導體材料，不容忽視

公眾號記得加星標??，第一時間看推送不會錯過。

半導體行業(yè)向3D集成和大尺寸基板的推進，從根本上改變了材料在封裝中的作用。曾經(jīng)起到結構支撐和電絕緣作用的材料，如今已成為限制器件性能的關鍵因素。

現(xiàn)代封裝材料包含的聚合物、粘合劑、先進介電材料、導熱材料和復合材料層壓板比以往幾代產(chǎn)品要多得多。問題在于，其中許多材料過于新穎，尚未積累足夠的長期可靠性數(shù)據(jù)。因此，某些失效模式只有在現(xiàn)場循環(huán)或電路板級組裝后才會顯現(xiàn)。

隨著芯片堆疊技術的進步，封裝高度不斷增加；隨著面板級加工技術的進步，封裝寬度不斷擴大，因此，必須在整個流程中，對具有精確調控特性的材料進行系統(tǒng)性的指定、加工和驗證。然而，這些高度專業(yè)化的化學體系通常工藝窗口狹窄，且可能與相鄰層產(chǎn)生復雜的相互作用。

行業(yè)正在通過更嚴格的工藝控制、系統(tǒng)級材料規(guī)范和協(xié)同優(yōu)化策略來應對，將薄膜、界面和沉積方法視為統(tǒng)一的可靠性控制，而不是獨立變量。

材料選擇范圍的擴大也帶來了風險。

向三維架構的過渡極大地擴展了先進封裝對材料的需求。高頻人工智能應用需要具有特定介電常數(shù)/損耗角正切值（Dk/Df）的介電材料，而封裝級的功率密度正接近千瓦級，這就需要新型的導熱界面材料和冷卻解決方案。

“我們需要各種新材料，”日月光（ ASE）工程與技術營銷高級總監(jiān)曹立宏表示。“如今，高頻人工智能應用中的電氣性能很大程度上取決于Dk/Df值。”

隨著材料種類的增加，不確定性也隨之增加。許多投入生產(chǎn)的新型材料缺乏長期性能數(shù)據(jù)。它們與基材、再分布層、粘合膜和模塑化合物的相互作用可能會產(chǎn)生前所未見的失效特征，而這些特征也無法進行可靠的建模。

最明顯的例子是材料驅動的失效模式，這些失效模式僅在封裝步驟完成后才會出現(xiàn)。這些失效模式可能包括粘合力喪失、聚合物固化后松弛、吸濕后溶脹，或粘合層中的材料遷移。它們可能在長期現(xiàn)場使用、反復熱循環(huán)或與下游工藝（例如板級組裝）相互作用后出現(xiàn)。

現(xiàn)代系統(tǒng)的復雜性要求材料具備精確調控的介電性能（用于高頻運行）、可控的流動和固化特性（用于先進的粘合技術）以及在大尺寸面板上可預測的熱機械應力行為。這些限制往往促使行業(yè)采用工藝窗口狹窄的高度專業(yè)化化學方法。

曹表示：“如果沒有一系列新型材料在整個工藝流程中協(xié)同工作，就無法同時滿足高功率、高帶寬、低延遲和高良率的要求。”

聚合物/玻璃化轉變溫度漂移和界面老化

當今許多可靠性風險都出現(xiàn)在組裝之后，此時聚合物、粘合劑和粘合膜仍在不斷變化。固化動力學和固化后松弛會導致收縮和彈性損失。跨越或接近玻璃化轉變溫度 (Tg) 會加速聚合物和粘合劑的粘彈性蠕變和模量漂移。吸濕會改變體積和表面能。清洗化學品、激光或等離子體處理以及高溫會以早期認證無法察覺的方式改變粘合和界面化學性質。在疊層結構中，一個界面上的微小變化可能會傳播到整個材料疊層，并在數(shù)月后以潛在缺陷的形式出現(xiàn)在現(xiàn)場。

對于先進的粘合方案和面板操作而言，在流程后期才發(fā)現(xiàn)界面問題會造成高昂的成本。如果從一開始就將材料作為一個系統(tǒng)而非單個薄膜進行指定，并共同設計其化學性質、清潔性和機械性能，則可靠性會得到提高。

“關鍵在于在材料選擇的早期階段就與利益相關者合作，以確保材料具備所需的化學和物理特性，”布魯爾科學公司高級應用工程師阿米特·庫馬爾表示。“在大多數(shù)堆疊特性已經(jīng)確定之后再對材料進行修改，比構建材料堆疊系統(tǒng)更具挑戰(zhàn)性。”

即使化學成分在理論上完全正確，超薄膜仍然對表面條件和局部工藝偏差高度敏感。表面粗糙度、殘留污染物和圖案相關的形貌都會影響成核、生長模式和應力，從而使原本性能優(yōu)異的材料超出其安全范圍。

“我們對表面成核過程進行了全面的建模。初始表面至關重要，” Lam Research旗下Semiverse Solutions Products的總經(jīng)理Joseph Ervin表示。“表面的清潔度和輪廓決定了薄膜的沉積方式。這些非常薄的保形薄膜非常敏感，保持其均勻性是一個難題，而我們可以通過建模盡早解決這一問題。”

實際上，腔室溫度和初始表面決定了堆疊結構的最初幾個埃，進而影響粘附機制、保形性和薄膜應力。加強預清洗、控制原生氧化物再生以及穩(wěn)定卡盤溫度可以拓寬原子層沉積（ALD）和物理沉積步驟的安全窗口。

“我們正在模擬這些因素如何累積應力影響，尤其是在特征層面，”埃爾文說。“局部應力的影響非常重要。我們力求將這些特征的精度提高到埃級。即使是納米級的偏差也至關重要，因此我們模擬的精度達到了這個水平。”

通過在亞納米尺度上精確控制成分和厚度，可以拓寬薄膜工藝的寬容度，這有助于穩(wěn)定界面并減少后續(xù)步驟的偏差。當成分和厚度得到嚴格控制時，整個疊層中的粘附機制和機械平衡將更加可預測。

面板尺度上的翹曲和應力累積

隨著材料種類的增多，先進的封裝結構如同一個復合材料，存在多種相互競爭的平衡狀態(tài)。每一層材料都具有各自的熱膨脹系數(shù) (CTE)、粘彈性響應、玻璃化轉變溫度和固化特性。層壓和固化過程中會產(chǎn)生殘余應力，然后在回流焊過程中重新分布。一旦投入使用，這些應力會在電源循環(huán)、環(huán)境溫度波動和局部溫度梯度的影響下持續(xù)演變。

大尺寸基板會放大這些效應。邊緣和中心區(qū)域可能處于不同的應變狀態(tài)，局部圖案密度會影響基板的彎曲和扭曲，而簡單的平板模型無法完全捕捉到這些變化。機械穩(wěn)定性不再是疊層結構的固定屬性，而是一個動態(tài)變化的目標。

在此過程中，薄膜并非被動的參與者。薄膜的形成本身就是應力的來源，這種應力由微觀結構和晶粒演變等內在因素以及溫度歷史和沉積幾何形狀等外在因素驅動。晶圓上機械性能中性的薄膜可能會在整個面板上產(chǎn)生可測量的曲率，尤其是在堆疊多個模量不同的薄膜層時。這種機械偏差會進一步影響芯片放置精度、RDL對準精度和混合鍵合精度。

“在沉積材料時，不可避免地會引入薄膜應力，這會導致襯底翹曲，”馮·阿登公司半導體和精密光學副總裁邁克爾·施耐德表示。“可以通過調整特定的工藝參數(shù)或采用不同的濺射功率配置來最大限度地減少這種應力。另一種策略是通過同時在襯底背面進行涂層處理來補償應力，從而實現(xiàn)幾何平衡并減少變形。”

在面板尺度上，補償成為一個設計變量。涂層可以實現(xiàn)前后平衡。工藝配方可以進行調整，使應力從拉應力轉變?yōu)閴簯ΑR射區(qū)域的功率分布和固化過程中的溫度梯度可以作為控制手段，使堆疊層平整，或至少將變形控制在可接受的范圍內，以便進行貼裝和粘合。即便如此，組裝過程中遺留的殘余應力也會在后續(xù)階段顯現(xiàn)出來，通常表現(xiàn)為緩慢的應力漂移，而非立即失效。芯片間的傾斜會逐漸變化，中介層過孔開始承受不對稱載荷，并且在認證階段看起來穩(wěn)固的界面在使用過程中也會逐漸發(fā)生變化。

機械變形不僅會影響組裝時的良率，還會影響性能和長期可靠性。差動膨脹會改變互連線的幾何形狀，從而微妙地改變接觸機制和寄生參數(shù)。即使是微小的彎曲也足以改變走線間距和環(huán)路高度，進而影響時序裕量或改變耦合路徑。這些都是系統(tǒng)級的行為，與材料堆疊密切相關。

“當兩種不同的材料接觸時，它們的膨脹系數(shù)不同，因此會發(fā)生彎曲，” Ansys（現(xiàn)為Synopsys的一部分）產(chǎn)品營銷總監(jiān)Marc Swinnen說道。“這是物理定律，無法避免。但彎曲會產(chǎn)生應力，而這些應力會改變材料的電學參數(shù)。”

熱梯度是這種演變的主要驅動力。高功率器件很少均勻發(fā)熱。熱點會局部軟化聚合物，加速蠕變或應力松弛，而較冷區(qū)域則保持相對剛性。實現(xiàn)高密度集成的絕緣材料也會阻礙熱流，從而加劇熱梯度，導致同一封裝內出現(xiàn)力學性能不一致的區(qū)域。隨著時間的推移，應力場會圍繞這些熱梯度重新分布，這可能會影響層壓路徑，或促進原本就強度不足的界面處微裂紋的擴展。

斯溫寧補充道：“熱流在各個方向上并不相同。散熱已成為限制集成密度的主要因素。你可以設計出更緊湊的系統(tǒng)，也可以制造它們，但你卻無法冷卻它們。”

工程師們通過材料選擇和工藝控制相結合的方式來應對這些問題。在材料方面，目標是在保持電氣和熱性能的同時，盡可能減少最嚴重的偏差。這包括選擇具有兼容的熱膨脹系數(shù) (CTE) 和模量的介電材料、模塑化合物、粘合劑和底部填充材料。在工藝方面，應力控制成為關鍵環(huán)節(jié)。固化工藝流程經(jīng)過精心設計，能夠在受控條件下跨越玻璃化轉變溫度。回流焊曲線經(jīng)過優(yōu)化，以最大限度地減少最敏感界面處的差異膨脹。布局策略考慮了中心到邊緣的彎曲變化。對于薄膜封裝，諸如背面平衡或功率重分配等工具側策略有助于在固有應力傳播到封裝內部之前將其消除。

隨著堆疊高度的增加和面板尺寸的增大，建模和計量技術必須與時俱進，跟上機械性能的變化。在過孔周圍、金屬邊緣或重分布層的拐角處，幾何形狀會集中應變，從而形成特征級應力熱點。這些局部效應會累積成全局變形模式，而這些模式只有在大規(guī)模應用中才能顯現(xiàn)出來。業(yè)界的挑戰(zhàn)在于，如何盡早發(fā)現(xiàn)封裝的機械狀態(tài)以便及時采取行動，并在產(chǎn)品整個生命周期內，將材料選擇、工藝條件和不斷變化的應力場聯(lián)系起來，形成閉環(huán)。

庫馬爾表示：“與標準半導體加工工藝相比，混合鍵合和面板技術帶來了新的挑戰(zhàn)。與供應鏈合作，共同解決材料需求，并根據(jù)應用設計材料功能，這將大有裨益。”

熱機械耦合和導熱界面材料 (TIM)

這些材料挑戰(zhàn)在熱界面處最為突出，不斷上升的功率密度迫使熱響應和機械響應耦合在一起。隨著功率密度的增加，熱點會軟化聚合物并降低粘合模量，而較冷的區(qū)域則保持相對較高的剛度。這種剛度差異會在每次開關循環(huán)中重新分配應力。在三維堆疊結構中，垂直熱路徑與不同的熱膨脹系數(shù) (CTE) 相交，因此您設計的溫度場也是您必須控制的應力場。介電層、粘合層、蓋層和導熱界面的材料選擇現(xiàn)在決定了峰值溫度和長期機械穩(wěn)定性。

日月光半導體的曹先生表示：“散熱性能需要新型的散熱和界面材料。我們目前的目標是3000瓦。我們需要高功率散熱材料。對于散熱和封裝材料，我們也需要控制翹曲。這意味著需要高熱膨脹系數(shù)、低固化時間的材料。”

導熱界面材料（TIM）是這一耦合問題的核心。界面熱阻取決于潤濕性、空隙傾向和鍵合層厚度。由于TIM會成為剛性蓋板和異質疊層之間的柔性層，這些參數(shù)也會影響應力分布。在高功率組件中，較厚的鍵合層可以降低接觸不均勻性，但會增加導熱長度。較高的粘度可以減少循環(huán)過程中的熱泵效應，但如果表面能或平面度不足，則會增加空隙的風險。蓋板和芯片背面的金屬化疊層決定了高導熱TIM能否有效潤濕并在回流焊或固化后保持穩(wěn)定。

“確保導熱界面材料（TIM）應用中的空隙最小化至關重要，”安靠科技芯片/FCBGA業(yè)務部高級總監(jiān)Gerard John表示。“空隙會顯著阻礙導熱，導致熱點產(chǎn)生，降低器件可靠性。監(jiān)測TIM空隙對于工藝優(yōu)化和器件篩選至關重要。”

介電材料引入了第二個作用力——以及第二個限制因素。從電學角度來看，低介電常數(shù)薄膜會降低耦合。從熱學角度來看，許多低介電常數(shù)材料的導熱性較差，會加劇溫度梯度并對附近的聚合物造成負載。正是由于這種反饋回路，越來越多的研究項目正在探索能夠在不影響電學性能的前提下橫向導熱的介電配方和插件。

Synopsys公司的研究員 Victor Moroz 表示：“隨著器件尺寸從鰭式場效應晶體管 (FinFET) 擴展到環(huán)柵 (GAA)，散熱路徑也會發(fā)生變化。在 FinFET 中，熱量可以沿著鰭片散失到晶圓上。而對于環(huán)柵 (GAA)，尤其是在采用背面供電的情況下，這條散熱路徑就消失了，因此熱量大部分時間都必須通過電介質層散發(fā)。雖然存在金屬通孔，但其面積占比僅為個位數(shù)百分比。如果電介質層能夠導熱，那就大有裨益了。”

提高可靠性的關鍵在于控制整個熱機械鏈，而不僅僅是單個環(huán)節(jié)。在機械方面，工程師可以調整蓋板剛度、接觸面平整度和預載荷分布，從而使導熱界面材料 (TIM) 在循環(huán)過程中承受均勻壓力并最大限度地減少剪切力。在材料方面，他們可以選擇在工作溫度附近具有穩(wěn)定粘度、固化或回流后空洞傾向低且抗?jié)B漏或泵出能力強的 TIM 化學成分。在工藝方面，他們可以設定回流或固化條件，最大限度地減少揮發(fā)性物質的殘留，控制潤濕表面上的氧化物生長，并將大芯片上的鍵合層厚度控制在較小的范圍內。功率分布圖可以驅動分區(qū)蓋板幾何形狀或局部擴散器，從而使界面設計能夠跟蹤實際的熱量產(chǎn)生，而不是平均值。

“導熱界面材料 (TIM) 的選擇通常基于器件的功耗圖，該圖顯示了高發(fā)熱區(qū)域，”安靠公司的約翰表示。“通過將 TIM 的特性與這些功耗圖相匹配，可以實現(xiàn)最佳的熱管理，確保器件高效散熱。”

老化機制相互關聯(lián)。反復的熱變化會導致焊料基導熱界面材料（TIM）中的金屬間化合物粗化，聚合物TIM在跨越玻璃化轉變溫度時模量發(fā)生變化，并在污染物滯留處形成空隙。水分吸收和溶劑殘留會削弱溫度梯度最大的區(qū)域的粘附力。如果不能及早控制表面能和平整度，這些影響會疊加，隨著時間的推移，導致結溫升高和機械應力增大。

最佳解決方案是將這些變量作為一個系統(tǒng)進行平衡，使導熱界面材料 (TIM) 配方、金屬化、蓋板設計和組裝方式與器件的實際功率分布圖而非標稱規(guī)格相匹配。較低的界面熱阻可降低峰值溫度并減緩附近聚合物的模量漂移。更平坦的溫度場可減少差異膨脹并保持接觸幾何形狀。穩(wěn)定的接觸幾何形狀可維持較低的熱阻。

材料-工藝協(xié)同優(yōu)化：原子層沉積薄膜、界面和工藝拐點

先進封裝材料可靠性的未來在于將材料和工藝視為一個統(tǒng)一的系統(tǒng)。即使表面看起來符合常規(guī)檢測標準，也可能存在足夠的粗糙度、污染或圖案驅動的形貌，從而改變成核、生長模式和薄膜固有應力。在亞納米尺度上，對于先進封裝中使用的阻隔/襯墊和鈍化膜而言，腔室溫度、氣體輸送動力學和晶圓局部條件與配方本身一樣，都會對最終薄膜產(chǎn)生影響。通過協(xié)同優(yōu)化化學工藝、工藝順序、設備和計量技術，企業(yè)正在拓寬安全工藝窗口。

“我們構建氣體輸送和等離子體特性的模型，以便了解腔室內、晶圓表面以及結構內部發(fā)生的情況，”Lam公司的Ervin說。“通過虛擬方式探索這些空間，我們可以觀察沉積過程如何在復雜的3D幾何形狀中進行。”

在先進封裝領域，阻隔層、襯墊層和鈍化層對原子層沉積（ALD）工藝的控制要求日益提高。即使厚度或成分僅有±1個單層偏差，也會使界面可靠性面臨嚴峻挑戰(zhàn)。封裝層面的性能也會受到這些超薄層變異性的影響，因為單層厚度的波動最終會影響設計，進而影響系統(tǒng)性能。正因如此，ALD工藝的重復性和薄膜均勻性如今已成為器件工程師和封裝團隊的首要關注點。

“主要問題在于各層的一致性和均勻性。原子層沉積（ALD）技術能夠實現(xiàn)環(huán)繞柵極等技術，”莫羅茲說道。“我認為如果沒有ALD技術，這是不可能實現(xiàn)的，因為沒有其他技術能夠達到如此高的均勻性和一致性。”

界面工程的應用范圍不僅限于介電層堆疊，還包括在緊湊幾何結構下選擇導體，這已成為一個材料和界面問題，直接關系到可靠性。盡可能去除襯墊和阻擋層可以增加金屬體積、降低電阻，并減少焦耳熱，從而減輕附近聚合物和界面上的熱機械應力。在這些尺寸下，薄膜能否干凈地成核并均勻生長取決于初始表面。

“表面清潔度和形貌對于超薄膜至關重要。成核、保形性以及最終的可靠性都取決于初始狀態(tài)，因此我們將設備端策略與仿真相結合，以確保在安全范圍內進行操作，”Ervin說道。“我們模擬薄膜在特征尺度上如何產(chǎn)生應力。在這樣的尺度下，納米級的偏差都至關重要，因此我們在調整工藝配方時會明確地模擬這種敏感性。”

這些方法的共同之處在于系統(tǒng)定義。薄膜、界面和導體的設計都以工藝為導向，然后通過原位信號和后處理計量進行驗證。當這一流程嚴謹時，封裝工藝從薄膜領域繼承的未知因素就會減少，材料可靠性也成為一個可控參數(shù)，而不是在驗證后期才發(fā)現(xiàn)的問題。

結論

在先進封裝領域，材料已從輔助角色轉變?yōu)樾阅芎涂煽啃缘闹饕寗右蛩亍Ｏ?D集成和大尺寸基板的轉變催生了一系列新型聚合物、介電材料、粘合劑和導熱界面材料——其中許多缺乏預測現(xiàn)場性能所需的長期可靠性數(shù)據(jù)。聚合物和粘合膜在組裝后仍會持續(xù)變化。薄膜應力和成分會影響翹曲和界面穩(wěn)定性。熱梯度直接影響機械性能，因此導熱界面材料的選擇如今已成為至關重要的系統(tǒng)級決策。

行業(yè)的應對措施正逐漸明朗。將材料、工藝和工具視為一個統(tǒng)一的系統(tǒng)。在選擇化學試劑時，要充分考慮表面狀態(tài)和順序。采用能夠在單層尺度上實現(xiàn)成分和厚度控制的沉積方法。選擇能夠降低發(fā)熱量并簡化應力場的導體和介電材料。利用數(shù)據(jù)形成閉環(huán)，以便及早控制變異性，而不是在后期才發(fā)現(xiàn)。

如果行業(yè)能夠有效執(zhí)行這一戰(zhàn)略，可靠性將不再是一個難以捉摸的目標。封裝性能將在更大尺寸的面板和更高的堆疊結構中變得可預測，而曾經(jīng)的不確定性來源，將成為后續(xù)架構中提升良率、性能和壽命的關鍵因素。

https://semiengineering.com/reliability-risks-shift-to-the-materials-stack/

（來源：編譯自semiengineering）

*免責聲明：本文由作者原創(chuàng)。文章內容系作者個人觀點，半導體行業(yè)觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯(lián)系半導體行業(yè)觀察。

今天是《半導體行業(yè)觀察》為您分享的第4262期內容，歡迎關注。

加星標??第一時間看推送，小號防走丟

求推薦