香港大學(xué)，最新Nature Nanotechnology！

基于二維MoS?閃存的模擬內(nèi)容可尋址存儲器！

隨著人工智能與邊緣計(jì)算的爆炸式增長，傳統(tǒng)硬件中內(nèi)存與處理器之間的數(shù)據(jù)搬運(yùn)速度緩慢，已成為制約性能的關(guān)鍵瓶頸。內(nèi)容可尋址存儲器通過在內(nèi)存內(nèi)部直接處理信息，提供了一種頗具前景的解決方案。然而，現(xiàn)有的基于靜態(tài)隨機(jī)存取存儲器，以及近期采用新興非易失性存儲器的方案，其性能均受限于硅晶體管的特性。特別是，硅晶體管有限的電流開關(guān)比制約了搜索延遲、能效和陣列規(guī)模。原子級厚度的二維材料被認(rèn)為是克服硅固有局限性的理想候選者。盡管基于二維材料的閃存已展現(xiàn)出快速編程速度、更好的耐久性和更大的開關(guān)比，但其器件性能常受限于金屬-半導(dǎo)體界面處的接觸電阻問題。

鑒于此，香港大學(xué)李燦助理教授與Lain-Jong Li教授報道了一種利用原子級薄的二維二硫化鉬閃存與半金屬銻接觸構(gòu)建的模擬內(nèi)容可尋址存儲器。該器件在二維閃存中實(shí)現(xiàn)了高讀出示電流（60 μA μm?1）和大開關(guān)比（>10?）。這些突破使得在一個包含256個MoS?閃存器件的8 × 16模擬內(nèi)容可尋址存儲器陣列中，每次搜索每個單元的能量消耗極低（低于0.1 fJ），模擬內(nèi)存內(nèi)搜索操作的延遲僅為36 ps。研究還成功演示了用于k近鄰分類的模擬漢明距離計(jì)算，在機(jī)器學(xué)習(xí)應(yīng)用中展現(xiàn)出高精度、高能效和低延遲特性。這項(xiàng)工作凸顯了二維材料在克服當(dāng)前硬件限制、為智能邊緣設(shè)備實(shí)現(xiàn)更高效和可擴(kuò)展計(jì)算解決方案方面的變革潛力。相關(guān)研究成果以題為“Sb-contacted MoS2 flash memory for analogue in-memory searches”發(fā)表在最新一期《nature nanotechnology》上。

【半金屬接觸實(shí)現(xiàn)高性能MoS?閃存】

為提升模擬內(nèi)容可尋址存儲器的效率和降低延遲，研究團(tuán)隊(duì)對MoS?閃存進(jìn)行了工程優(yōu)化。關(guān)鍵創(chuàng)新在于采用半金屬銻作為接觸電極（圖2a, b）。傳統(tǒng)金屬與二維半導(dǎo)體接觸時，會因金屬誘導(dǎo)帶隙態(tài)和范德瓦爾斯間隙導(dǎo)致顯著的接觸電阻和費(fèi)米能級釘扎。而半金屬銻與MoS?能形成接近理想的歐姆接觸，極大降低了肖特基勢壘。材料表征（拉曼光譜、光致發(fā)光光譜，圖2c, d）和截面掃描透射電子顯微鏡分析（圖2f-h）證實(shí)了高質(zhì)量、均勻的MoS?薄膜以及清潔的Sb-MoS?接觸界面。此外，團(tuán)隊(duì)開發(fā)了一種使用O?作為前驅(qū)體的低溫原子層沉積工藝來沉積Al?O?鈍化層，有效減少了介電層缺陷和對MoS?的意外摻雜，確保了器件在環(huán)境中的穩(wěn)定性能。

圖 1. 采用 2D 閃存構(gòu)建的模擬 CAM

圖 2. 材料與裝置的表征

【MoS?閃存陣列的電學(xué)性能與可靠性】

研究成功制備了包含256個互連MoS?閃存器件的模擬內(nèi)容可尋址存儲器陣列（圖2e）。電學(xué)測試表明，優(yōu)化的器件表現(xiàn)出卓越的性能（圖3）。轉(zhuǎn)移特性曲線（圖3a）顯示電流開關(guān)比高達(dá)~10?–101?，記憶窗口達(dá)4 V。輸出特性曲線（圖3b）顯示飽和導(dǎo)通電流超過230–300 μA μm?1。器件支持多級模擬非易失性存儲，其閾值電壓連續(xù)可調(diào)且狀態(tài)穩(wěn)定（圖3c, d）。在器件陣列中，14個器件的轉(zhuǎn)移曲線顯示出良好的均勻性（圖3e）。對53個溝道長度從500 nm縮放到200 nm的器件測量表明（圖3f, g），隨著溝道長度減小，平均和最大讀出示電流增加，200 nm器件的最大讀出示電流超過60 μA μm?1。對1024個器件的統(tǒng)計(jì)進(jìn)一步證明了良好的批間與批內(nèi)均勻性。選擇性編程/擦除實(shí)驗(yàn)驗(yàn)證了對陣列中單個單元的精確控制能力。性能基準(zhǔn)對比（圖3h）顯示，本工作的Sb接觸器件在相同偏置電壓下，同時實(shí)現(xiàn)了比此前報道的基于傳統(tǒng)金屬接觸的頂級二維非易失性存儲器以及硅基浮柵存儲器更高的讀出示電流和開關(guān)比。器件耐久性測試表明，在經(jīng)過10?次編程/擦除循環(huán)后，兩個不同的閾值電壓狀態(tài)仍清晰可辨。長期可靠性測試證實(shí)，器件在擱置30個月后仍保持完整的可編程性和功能，并具有良好的數(shù)據(jù)保持特性。

圖 3. 優(yōu)化后的 MoS2 閃存的電氣性能

【陣列中的范圍搜索操作與性能基準(zhǔn)】

為了在系統(tǒng)尺度驗(yàn)證器件優(yōu)勢，研究在制備的MoS?模擬內(nèi)容可尋址存儲器陣列中演示了并行范圍搜索功能。實(shí)驗(yàn)設(shè)置如圖4a所示。每個存儲單元由一對通過模擬反相器共享數(shù)據(jù)線的MoS?閃存構(gòu)成（圖4c），可設(shè)置匹配范圍的上限和下限（圖4e-h）。陣列搜索操作示意圖如圖4d所示。搜索實(shí)驗(yàn)通過測量匹配線放電行為來評估性能。

圖 4. 二維模擬 CAM 陣列距離搜索函數(shù)和搜索作的靜態(tài)測量

圖5a展示了實(shí)驗(yàn)測得的放電曲線：當(dāng)僅有一行匹配時，其匹配線電壓保持高位，而其他不匹配行則迅速放電。實(shí)驗(yàn)還驗(yàn)證了1比特至7比特不匹配情況下的放電行為。雖然片外測量中的大電阻電容延遲限制了實(shí)測搜索速度，但基于實(shí)驗(yàn)校準(zhǔn)的模型模擬表明，采用半金屬接觸的MoS?閃存可大幅降低延遲（圖5b）。對于一個8 × 16陣列，在0.5 V感應(yīng)裕度下，1比特不匹配的延遲約為36 ps。進(jìn)一步的模擬顯示，消除片外寄生效應(yīng)后，延遲可進(jìn)一步降低至11 ps每單元每搜索（圖5c）。性能基準(zhǔn)對比（圖5d）表明，與傳統(tǒng)的基于7 nm FinFET工藝的靜態(tài)隨機(jī)存取存儲器三態(tài)內(nèi)容可尋址存儲器、基于阻變存儲器的數(shù)字/模擬內(nèi)容可尋址存儲器、基于鐵電的數(shù)字/模擬內(nèi)容可尋址存儲器以及MoS?三態(tài)內(nèi)容可尋址存儲器相比，本工作的MoS?模擬內(nèi)容可尋址存儲器在每次搜索能量和延遲方面均有顯著提升。

圖 5. 二維模擬 CAM 的實(shí)驗(yàn)搜索作及性能基準(zhǔn)測試

【使用模擬漢明距離的內(nèi)存內(nèi)KNN分類】

模擬內(nèi)容可尋址存儲器的內(nèi)存內(nèi)搜索功能在機(jī)器學(xué)習(xí)中有廣泛應(yīng)用前景。本研究展示了在其模擬內(nèi)容可尋址存儲器中進(jìn)行k近鄰搜索（圖6a）。與三態(tài)內(nèi)容可尋址存儲器通常對二值化數(shù)據(jù)使用數(shù)字漢明距離不同，模擬內(nèi)容可尋址存儲器使用模擬漢明距離作為相似性度量，允許元素比較中存在微小失配，這通過其范圍搜索功能實(shí)現(xiàn)。模擬特征數(shù)據(jù)可直接以一定鄰域窗口（如0.1 V）作為匹配范圍嵌入內(nèi)容可尋址存儲器矩陣（圖6b），從而高效計(jì)算模擬漢明距離。在四個經(jīng)典數(shù)據(jù)集上的測試表明（圖6c），使用模擬漢明距離的分類精度至少與其他距離度量方法相當(dāng)甚至更優(yōu)。模擬內(nèi)容可尋址存儲器能高效實(shí)現(xiàn)該計(jì)算，與中央處理器相比可實(shí)現(xiàn)約10?倍的延遲提升，與使用三態(tài)內(nèi)容可尋址存儲器計(jì)算傳統(tǒng)漢明距離相比也有顯著加速和精度優(yōu)勢。

圖 6. 用于內(nèi)存模式匹配和機(jī)器學(xué)習(xí)遠(yuǎn)程計(jì)算的模擬 CAM

【總結(jié)與展望】

本工作通過實(shí)驗(yàn)成功證明，基于二維材料的閃存能夠使模擬內(nèi)容可尋址存儲器在模擬內(nèi)存內(nèi)搜索中實(shí)現(xiàn)卓越性能。其潛力還可通過雙柵結(jié)構(gòu)和三維堆疊互補(bǔ)閃存結(jié)構(gòu)得到進(jìn)一步提升。雙柵結(jié)構(gòu)能增強(qiáng)靜電控制，提升電流驅(qū)動能力。而雙柵結(jié)構(gòu)的成功也為三維堆疊鋪平了道路。研究團(tuán)隊(duì)進(jìn)一步制備了由n型MoS?和p型WSe?三維單片集成的互補(bǔ)閃存內(nèi)容可尋址存儲器單元，該設(shè)計(jì)省去了外部模擬反相器，簡化了互連，有望實(shí)現(xiàn)超緊湊集成、更高的面積效率（節(jié)省超過50%面積）和更低的計(jì)算延遲。這項(xiàng)工作不僅展示了利用二維材料構(gòu)建大規(guī)模、高能效內(nèi)容可尋址存儲器陣列的可行性，也為未來克服硅基瓶頸、構(gòu)建用于邊緣計(jì)算的更具可擴(kuò)展性和高效能的集成系統(tǒng)提供了切實(shí)可行的路徑。