全球首款HBM4芯片，開始量產！

本文由半導體產業縱橫（ID：ICVIEWS）綜合

HBM4！SK海力士又贏了。

今日，SK海力士宣布已成功完成面向AI的超高性能存儲器新產品HBM4的開發，實現了全球最高水平的數據處理速度和能效，并在全球首次構建了量產體系。

消息發布后，SK海力士股價當日盤中一度上漲超5%。

HBM（High Bandwidth Memory，高帶寬內存）是一種能夠實現高速、寬帶寬數據傳輸的下一代DRAM技術和規范。 其核心結構在于將多個DRAM芯片（通常4層、8層甚至12層）通過先進的封裝技術垂直堆疊在一起。 正是由于HBM能以遠超傳統內存（如GDDR）的帶寬（即數據傳輸速率）運行，因此它已成為高性能計算領域，特別是生成式AI所需GPU（圖形處理器）的理想內存解決方案。 需要特別澄清的是，HBM與其說是一種新型DRAM芯片本身，不如說是一種定義了如何實現DRAM高速、寬帶寬互連的物理和電氣“接口規范”。

HBM4在帶寬、通道數、功耗、容量等多方面都進行了改進。首先是帶寬上的增加，通過2048bit接口提供高達8Gb/s的傳輸速度，總帶寬提高至2TB/s。另一個重要升級是每個堆疊的獨立通道數加倍，從16個通道（HBM3）增加到32個通道，每個通道包含2個偽通道。這為設計人員提供了更大的靈活性。其次是容量上的提升。HBM4支持4層、8層、12層和16層DRAM堆棧。這些芯片密度可達24Gb或32Gb，可提供64GB（32Gb 16高）的更高立方體密度。

HBM對于AI功能（特別是大規模訓練和推理）、高性能計算以及高端顯卡至關重要，它能夠極大緩解數據吞吐的瓶頸，讓GPU等處理器高效運轉。

SK海力士此次預測，將該產品引入客戶系統后，AI服務性能最高可提升69%。這能讓AI訓練和推理更快、更高效。

SK海力士在HBM4的開發過程中采用了自研的MR-MUF封裝技術和第五代10納米級（1b）DRAM工藝，MR-MUF工藝指在堆疊半導體芯片后，通過向芯片間隙注入液態保護材料并固化的方式保護層間電路，相較逐層堆疊芯片時鋪設薄膜材料的傳統方式，該工藝效率更高且散熱效果優異。

SK海力士副總裁、HBM開發負責人趙柱煥（Kwon Eon-oh）表示，“HBM4的開發將成為業界新的里程碑”。趙柱煥是DRAM領域的專家，于2022年將全球首創的下一代工藝High-K Metal Gate (HKMG)引入到移動DRAM、LPDDR中，提高了速度并降低了功耗消耗。2023年，他晉升為SK海力士高管，承擔起完成該公司HBM技術路線圖的重任。

目前高端HBM市場主要由三星、美光、海力士三大巨頭主導，頭部廠商在HBM上的競爭異常激烈。SK海力士的HBM產品市場占有率位列第一，新品迭代上，此次SK海力士領先一步，但三星和美光也在積極跟進，兩者均已經開發了HBM4產品，前者正在籌備樣品生產，計劃在2025年第四季度開始初期生產，目標是搭載于英偉達2026年推出的Rubin AI GPU，正計劃恢復建設平澤第五工廠，為下一代HBM準備產能，后者已推出12層堆疊36GB HBM4樣品，進入客戶驗證階段，計劃2026年正式量產。

在HBM存儲器的發展過程中，散熱是個大問題。若無法充分控制半導體芯片產生的熱量，可能會對產品性能、生命周期和功能產生負面影響。因此，除容量和帶寬外，包括散熱在內均已成為先進存儲器產品開發過程中的關鍵考慮因素。而控制散熱的一大手段就是封裝技術。

據悉，三星已經將混合鍵合技術引入到第六代HBM產品，也就是HBM4，早于競爭對手SK海力士。這不僅顯著改善了發熱問題，而且還明顯提升了I/O數量。隨著堆疊層數的增加，需要縮小芯片之間的間隙，引入混合鍵合技術可以縮小間隙，滿足需要更多垂直堆疊層數的HBM產品的生產。

當前，HBM4的市場需求強勁，被廣泛應用于AI、深度學習和高性能計算等領域。此前，英偉達CEO黃仁勛曾要求SK海力士提前六個月供應HBM4芯片。此外，特斯拉最近也向SK海力士和三星電子表達采購HBM4的意向，用于正在開發的AI數據中心及其自動駕駛汽車。而微軟、Meta向三星電子采購定制HBM4芯片。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。