Chiplet 賽道雙雄：Intel 18A攻堅通用市場，AMD MI450深耕AI領域

一、2nm 時代的算力關鍵：Chiplet 與兩款技術樣本

當半導體制程邁入 2nm 級別，單芯片的物理極限愈發明顯，Chiplet（芯粒）技術逐漸成為解鎖先進制程性能的核心 —— 通過模塊化拆分與集成，既能突破良率瓶頸，又能靈活適配不同算力場景。這一趨勢下，Intel 18A 與 AMD Instinct MI450 分別在通用計算、AI 專用算力領域給出了實踐方案。

作為 1.8nm 級制程的代表，Intel 18A 的核心突破不僅在于 RibbonFET 晶體管與 PowerVia 背面供電，更通過 Chiplet 封裝打破傳統局限。其服務器芯片Clearwater Forest用 29 顆 Chiplet 集成：12 顆 18A 計算芯粒負責運算，搭配有源基板、I/O 與互聯芯粒，靠 Foveros Direct 3D 技術實現 “3D 堆疊 + 2.5D 互聯”，既降功耗 40%，又覆蓋 AI PC、邊緣計算等場景，為通用領域的 “制程 + Chiplet” 協同提供了參考。

而在AI 專用算力領域，AMD Instinct MI450 則走出了另一條路 —— 以 “2nm 工藝 + Chiplet 異構集成” 為核心，針對性解決大規模 AI 訓練的性能、成本與擴展痛點，成為 Chiplet 垂直場景應用的典型案例。

二、AMD MI450：AI 場景下的 Chiplet 技術落地

2026 年 AI 加速卡領域的技術突破中，AMD Instinct MI450 將憑借 “2nm 工藝 + Chiplet 異構集成” 的設計，成為 AI 專用算力領域的重要突破。其核心邏輯是通過 Chiplet 模塊化，最大化先進制程與高帶寬內存的協同效應，從硬件層面簡化大規模 AI 訓練的實現路徑。

從技術定位來看，MI450 專為超大規模 AI 訓練設計：核心計算單元（XCD 芯粒）采用臺積電 N2P 2nm 工藝，中介層（AID）與媒體接口模塊（MID）則選用 3nm 工藝，形成 “核心用尖端制程保性能、輔助模塊用成熟制程控成本” 的混合方案。

參數層面，其 FP4 精度算力達 5 PFLOPS，搭配最高 432GB HBM4 內存，帶寬提升至 19.6TB/s，單卡即可支撐千億參數大模型訓練，無需依賴復雜的模型拆分技術，大幅降低了大規模 AI 計算的硬件門檻。

系統級應用上，MI450 配套的 Helios 機架方案進一步釋放 Chiplet 的擴展優勢：單機架可集成 128 塊 MI450，總帶寬突破 1400TB/s，能適配超算中心、AI 實驗室等場景的大規模算力需求；且模塊化設計讓后期算力擴容更靈活，無需重構整體硬件架構，兼顧了當前性能與未來升級需求。

三、拆解 MI450：Chiplet 如何支撐 2nm 級 AI 算力？

若說 2nm 工藝是 MI450 的性能基礎，那么 Chiplet 技術便是其實現 “高性能 + 高性價比” 的核心支撐 —— 通過功能拆分、互聯優化與內存協同，解決了先進制程下 “良率低、成本高、擴展難” 的三大痛點。

1. Chiplet 的功能分工邏輯

MI450 的 Chiplet 架構是異構集成的經典范式：按功能精準拆分，避免單芯片 “全功能集成” 的性能瓶頸：

XCD計算芯粒：每顆集成 CDNA 4.0 架構的矩陣運算單元，2nm 工藝保障算力密度，8 顆協同實現算力線性疊加，且小尺寸芯粒相比大芯片良率提升超 50%；

AID有源中介層芯粒：3nm 工藝負責數據調度，作為 “算力樞紐” 連接 XCD 芯粒與 HBM4 內存，縮短數據傳輸路徑，減少信號損耗；

MID媒體接口芯粒：承擔外部數據交互功能，兼容 PCIe 6.0 與 AMD UALink 互聯協議，為多設備協同提供接口支持。

這種分工讓每顆 Chiplet 聚焦單一功能，既能用匹配工藝實現性能最優，又能通過 “壞芯粒替換” 降低整體成本，完美平衡了先進制程的性能與實用性。

2. Infinity Fabric：Chiplet 互聯的技術關鍵

Chiplet 的高效協同離不開互聯技術，MI450 搭載的第六代 Infinity Fabric 技術，實現芯粒間 1.4TB/s 的帶寬與低于 50ns 的延遲（相當于每秒傳輸 70 部 4K 電影）；更關鍵的是支持多卡擴展 ——128 塊 MI450 通過 UALink 組成集群時，延遲僅增加 10%，滿足大規模 AI 訓練對 “低延遲互聯” 的核心需求。

不同于 3D 堆疊的復雜封裝，這種 “2.5D + 高速總線” 的互聯方案，在保證帶寬與延遲性能的同時，降低了封裝工藝難度，更適合大規模量產，體現了 Chiplet 技術 “性能與可制造性平衡” 的設計思路。

3. HBM4 與 Chiplet 的協同突破

MI450 的 432GB HBM4 內存能實現 19.6TB/s 的高帶寬，核心在于 Chiplet 與內存的緊密集成：AID 中介層直接連接 XCD 芯粒與 HBM4 顆粒，省去傳統 PCB 板的信號損耗，形成 “計算 - 內存” 就近布局的架構，從根本上解決了 AI 訓練中的 “內存墻” 問題（數據傳輸速度跟不上計算速度）。

對比前代單芯片設計的 MI300X（HBM3 內存帶寬 8TB/s），MI450 通過 Chiplet 拆分，讓內存接口與計算單元的距離縮短 60%，帶寬直接翻倍，印證了 “先進內存技術需與 Chiplet 結合才能釋放最大性能” 的技術規律。

四、Intel 18A 與 AMD MI450：Chiplet 的兩條技術路徑

Intel 18A 與 AMD MI450 雖應用場景不同，但共享同一技術邏輯 ——先進制程的性能釋放離不開 Chiplet，Chiplet 也需依托先進制程實現更高算力密度，且二者的落地路徑形成了鮮明互補：

Intel 18A 走 “通用計算全覆蓋” 路線：通過 CPU+GPU+NPU 的多類型芯粒混合集成，用 Foveros 3D 堆疊技術打破 “單一芯片難以適配多場景” 的限制，既能支撐 AI PC 的本地推理，也能滿足邊緣計算的輕量算力需求，核心是 “用 Chiplet 提升場景適配性”；

AMD MI450 則走 “AI 專用深耕” 路線：所有 Chiplet 圍繞 “算力輸出、數據調度、內存互聯” 三大核心功能設計，XCD 芯粒專攻計算、AID 芯粒聚焦調度、MID 芯粒負責接口，甚至通過混合制程進一步優化成本，核心是 “用 Chiplet 解決垂直場景的痛點”。

兩條路徑無優劣之分，卻共同證明：后摩爾時代，Chiplet 已從 “可選技術” 變為 “必選架構”，成為先進算力落地的基礎支撐。

五、Chiplet 的技術價值：重構先進算力的實現邏輯

Intel 18A 與 AMD MI450 的實踐，并非單純的技術創新，更在于它們凸顯了 Chiplet 對半導體行業的深層價值 —— 打破傳統算力實現的固有邏輯，讓先進技術更易落地、更具實用性。

首先是破解“先進制程性價比陷阱”：2nm 級工藝的研發成本已超 50 億美元，單芯片良率卻不足 30%，而 Chiplet 通過 “小芯粒拆分”，讓 2nm 工藝僅用于核心計算模塊（如 MI450 的 XCD 芯粒、18A 的計算芯粒），輔助模塊用更成熟的 3nm/Intel 3 工藝，整體成本降低 40% 以上，良率提升至 80%，徹底改變了 “越先進越難用” 的困境。

其次是推動“算力按需定制”：傳統芯片需為單一場景設計完整功能，迭代周期長達 24 個月，而 Chiplet 可像 “搭積木” 一樣組合芯粒 —— 需要通用算力就集成 CPU+GPU 芯粒，需要 AI 算力就強化計算 + 內存芯粒，迭代周期縮短至 12 個月，完美匹配 AI、邊緣計算等領域的快速演進節奏。

最后是加速“行業協同創新”：過去單芯片設計需要企業覆蓋“制程、封裝、軟件” 全鏈條，門檻極高；而 Chiplet 讓企業可聚焦優勢領域 —— 有的專注計算芯粒研發，有的深耕互聯技術，有的優化內存集成，再通過標準化互聯組合成完整產品，形成 “分工協作” 的生態模式，大幅降低了先進算力的創新門檻。

結語：Chiplet 引領算力革命的下一站

當 Intel 18A 用 29 顆 Chiplet 撐起通用算力的多樣化需求，當 AMD MI450 用 Chiplet 突破 AI 訓練的性能瓶頸，我們看到的不只是兩款產品的創新，更是一場由 Chiplet 主導的算力革命 —— 它讓先進制程從 “實驗室技術” 走向 “產業實用”，讓算力供應從 “標準化產品” 轉向 “定制化服務”，讓行業創新從 “單打獨斗” 變為 “協同共贏”。

< 奇普樂 · 往期文章 >