Chiplet與SIP技術(shù)：重塑半導(dǎo)體產(chǎn)業(yè)的模塊化革命

一場靜悄悄的芯片架構(gòu)革命，正從華為的專利實驗室延伸到全球半導(dǎo)體產(chǎn)業(yè)的核心地帶。

圖片來自：華為 華為最近提交的“四芯片封裝”專利揭示了一條新的技術(shù)路徑——這項可能用于昇騰910D AI芯片的技術(shù)，采用了類似橋接的方案而非簡單中介層結(jié)構(gòu)，通過搭配多組高帶寬內(nèi)存（HBM）滿足AI訓(xùn)練的高計算需求。

與此同時，Arm在2025年Chiplet峰會上發(fā)布了首個公開規(guī)范的Chiplet系統(tǒng)架構(gòu)（CSA），通過將計算和I/O芯片組分離管理，同時遵循PCIe和CXL等現(xiàn)有標(biāo)準(zhǔn)，為行業(yè)建立統(tǒng)一框架。
半導(dǎo)體行業(yè)正面臨的技術(shù)挑戰(zhàn)已是老生常談。
傳統(tǒng)單芯片（SoC）設(shè)計在性能提升與成本控制之間陷入兩難境地，摩爾定律的放緩已成不爭事實；當(dāng)制程工藝逼近物理極限，先進(jìn)封裝技術(shù)或早成為突破算力天花板的關(guān)鍵路徑。

華為創(chuàng)始人任正非此前接受采訪時直言：“芯片技術(shù)的發(fā)展并不一定完全依賴最尖端的制造工藝，通過疊加、集群等方式，同樣可以達(dá)到與高端芯片相近的計算效果。”

這一觀點隨后獲得NVIDIA CEO黃仁勛的解讀認(rèn)同，他指出AI任務(wù)具有高度并行特性，單個芯片性能不足可通過增加芯片數(shù)量彌補(bǔ)。
在這樣背景下，Chiplet（芯粒）和SIP（系統(tǒng)級封裝）技術(shù)從幕后走向臺前也愈發(fā)緊迫。
Chiplet技術(shù)的本質(zhì)是將復(fù)雜芯片分解為小型化、專業(yè)化的功能模塊，通過先進(jìn)封裝技術(shù)整合。與傳統(tǒng)SoC相比，這種模塊化方案帶來三重優(yōu)勢：大幅降低設(shè)計復(fù)雜度、提升良率降低成本、支持混合工藝集成。

而SIP技術(shù)則更進(jìn)一步，將多個芯片與被動元件集成于單一封裝內(nèi)，形成完整系統(tǒng)功能。2025年Chiplet峰會上展示的數(shù)據(jù)表明，采用模塊化設(shè)計的芯片方案可將開發(fā)成本降低40%，上市時間縮短30%。

全球半導(dǎo)體企業(yè)正從架構(gòu)設(shè)計、內(nèi)存技術(shù)和互連標(biāo)準(zhǔn)三個維度推動Chiplet與SIP技術(shù)的革新。

圖片來自：ASE

在架構(gòu)層面：

Arm推出的Chiplet系統(tǒng)架構(gòu)（CSA）開創(chuàng)性地將計算芯片組與I/O芯片組分離。計算芯片組集成高性能Arm處理元件，專注算力提升；I/O芯片組則優(yōu)化外設(shè)連接能力。

這種模塊化分工使芯片設(shè)計擺脫“一刀切”困境，允許不同功能單元獨立優(yōu)化與升級。

內(nèi)存技術(shù)迎來革命性突破：

Numem公司推出的NuRAM采用創(chuàng)新MRAM技術(shù)，與傳統(tǒng)的SRAM相比，待機(jī)功耗降低100倍、帶寬提升4-6倍。

其模塊化堆棧設(shè)計支持每堆棧高達(dá)4TB/s的內(nèi)存帶寬，大幅超越當(dāng)前HBM4和UCIe技術(shù)。配合SmartMem的可編程功率設(shè)置和自測能力，為AI和HPC等高負(fù)載場景提供了突破性的內(nèi)存解決方案。

高速互連技術(shù)成為Chiplet集成的關(guān)鍵：

Keysight推出的Chiplet PHY Designer 2025支持UCIe 2.0和開放計算項目線束（BoW）標(biāo)準(zhǔn)，解決了2.5D/3D封裝設(shè)計中的信號完整性難題。

該工具通過系統(tǒng)信號完整性分析和誤碼率評估，將硅前驗證效率提升50%，大幅縮短產(chǎn)品上市時間。

最近幾年，隨著Chiplet（芯粒）和SIP（系統(tǒng)級封裝）技術(shù)的不斷發(fā)展，相關(guān)技術(shù)的延伸和應(yīng)用或早已落地生花。

圖片來自：Google

從云端AI服務(wù)器到家庭醫(yī)療設(shè)備，Chiplet（芯粒）與SiP（系統(tǒng)級封裝）技術(shù)正快速滲透各領(lǐng)域，重塑電子產(chǎn)品形態(tài)與性能邊界。

Chiplet 技術(shù)通過將不同功能模塊以微型芯粒的方式進(jìn)行組合，使得邊緣計算設(shè)備可以根據(jù)不同醫(yī)療場景進(jìn)行靈活定制。

某些芯粒專注于圖像處理，適合皮膚病AI診斷；某些芯粒則加速神經(jīng)網(wǎng)絡(luò)計算，適合心電圖等時序數(shù)據(jù)分析；這種“積木式”的芯片構(gòu)架讓醫(yī)療設(shè)備不僅更小，更強(qiáng)，還更適配個性化需求。

Chiplet（芯粒）與SiP（系統(tǒng)級封裝）技術(shù)正通過模塊化、異構(gòu)集成與先進(jìn)封裝創(chuàng)新，為人工智能領(lǐng)域提供突破算力瓶頸的關(guān)鍵路徑：

在云端大模型訓(xùn)練場景中，華為昇騰910D AI芯片通過創(chuàng)新的“四芯片橋接封裝”技術(shù)，將4顆14nm制程的AI核心與8組HBM3E內(nèi)存異構(gòu)集成于單一封裝內(nèi)。

該設(shè)計采用高密度硅橋接中介層（非傳統(tǒng)基板互連），實現(xiàn)芯片間3.2TB/s的超低延遲通信，使整體算力較單芯片方案提升370%。同時，Numem的NuRAM內(nèi)存子系統(tǒng)以MRAM技術(shù)替代傳統(tǒng)SRAM，將內(nèi)存帶寬推至4TB/s（較HBM4提升40%），待機(jī)功耗降至毫瓦級，滿足千卡集群的持續(xù)訓(xùn)練需求。

同樣的，Chiplet（芯粒）與SiP（系統(tǒng)級封裝）技術(shù)在半導(dǎo)體產(chǎn)業(yè)協(xié)作和創(chuàng)新方面的巨大潛力：

圖片來自：Chipuller 在Chipuller 1.0平臺，只需要設(shè)計、開發(fā)、制造三步，就可以一站式定制芯片，輕松賦予芯片更多功能。這種轉(zhuǎn)變體現(xiàn)在芯片設(shè)計不再僅僅追求通用性和廣泛適用性，而是越來越多地考慮到特定應(yīng)用需求、性能優(yōu)化、能效比提升和成本效益。

眾所周知，Chiplet技術(shù)作為異質(zhì)集成技術(shù)的集大成者，它的應(yīng)用使得芯片的開發(fā)周期大大縮短，進(jìn)一步加速了產(chǎn)品的生產(chǎn)時間；在此之上，例如Chipuller(奇普樂)自研的Chipuller 1.0等芯片設(shè)計平臺，已經(jīng)可以支持終端用戶在Web端體驗一個簡單而高效的定制流程。

綜上所述，我們不難看出：隨著AI、5G和物聯(lián)網(wǎng)的快速發(fā)展，Chiplet與SIP技術(shù)正步入黃金發(fā)展期；未來三年將迎來三個關(guān)鍵轉(zhuǎn)變：從實驗室驗證走向大規(guī)模量產(chǎn)、從高性能計算擴(kuò)展至邊緣設(shè)備、從技術(shù)探索邁向生態(tài)整合。

自動駕駛、醫(yī)療健康領(lǐng)域和工業(yè)物聯(lián)網(wǎng)將成為Chiplet技術(shù)的新戰(zhàn)場：“邊緣計算+Chiplet”組合將繼續(xù)打破醫(yī)院圍墻，社區(qū)診所將配備智能診斷設(shè)備，醫(yī)生“一貼一測”，AI即時提供參考結(jié)果，提升基層診療效率。

全球協(xié)作將成為技術(shù)突破的關(guān)鍵：正如2025年Chiplet峰會所強(qiáng)調(diào)的，生態(tài)系統(tǒng)的成功需要全球廠商協(xié)同努力，尤其是在標(biāo)準(zhǔn)制定和技術(shù)共享方面。

與此同時，半導(dǎo)體行業(yè)正處于一個轉(zhuǎn)折點，Chiplet和SIP技術(shù)正在重塑芯片設(shè)計和制造的范式：從華為的四芯片封裝專利到Arm的模塊化CSA架構(gòu)，從醫(yī)療邊緣設(shè)備到太空通信系統(tǒng)，"模塊化設(shè)計理念已滲透半導(dǎo)體產(chǎn)業(yè)的每個角落”。

或許，模塊化時代已拉開序幕，這場靜悄悄的芯片革命，終將重塑我們手中的每一個智能設(shè)備......

由于篇幅受限，本次的Chiplet與SIP技術(shù)就先介紹這么多......

想了解更多半導(dǎo)體行業(yè)動態(tài)，請您持續(xù)關(guān)注我們。

奇普樂將在每周，不定時更新~

最后的最后，借由錢學(xué)森的一句名言：

我沒有時間考慮過去，我只考慮未來。

愿每一位半導(dǎo)體從業(yè)者可以——

常望遠(yuǎn)，定之行！

奇普樂 · 往期文章