低于閾值，越糾越對！中國科大在量子糾錯領域達到關鍵里程碑

中國科學技術大學潘建偉、朱曉波、彭承志、陳福升等，基于超導量子處理器“祖沖之3.2號”在碼距為7的表面碼上成功實現了低于糾錯閾值的量子糾錯，演示了邏輯錯誤率隨碼距增加而顯著下降。這一成果使得我國在量子糾錯方向上達到了“低于閾值，越糾越對”的關鍵里程碑，同時也開辟了一條較美國谷歌公司更為高效的“全微波控制”新路徑，為未來大規模容錯量子計算奠定了關鍵技術基礎。該成果以封面論文和“編輯推薦（Editors’ Suggestion）”的形式于12月22日發表于國際學術期刊《物理評論快報》，美國物理學會《物理》欄目進行了專題報道。

▲圖1. 圖片來源：墨子沙龍

由于量子比特會不可避免地受到噪聲的干擾而產生錯誤，實現容錯通用量子計算機的必要條件是通過量子糾錯抑制量子比特的錯誤率以滿足大規模集成的要求。表面碼是目前最成熟的量子糾錯方案之一。通過表面碼將多個物理量子比特編碼成一個邏輯量子比特，原理上隨著物理比特數目（即碼距）的增加，邏輯比特的錯誤率能夠不斷降低。

然而，量子糾錯需要引入大量額外的輔助量子比特和額外的量子門操作，導致更多的噪聲源和錯誤通道。如果物理比特的錯誤率過高，增大糾錯碼距帶來的額外錯誤反而會淹沒糾錯帶來的收益，導致“越糾越錯”。特別是，隨著量子比特規模的擴大，“泄漏錯誤”將成為阻礙量子糾錯性能提升的致命瓶頸之一。“泄漏錯誤”指量子態偏離計算空間（|0>, |1>）而進入更高能級，具有長壽命和強關聯性，若不有效抑制，則會破壞量子糾錯所依賴的錯誤獨立性假設，導致糾錯完全失效。只有不斷降低物理量子比特的各類錯誤水平，特別是抑制最致命的“泄漏錯誤”，使得操控精度突破嚴苛的“糾錯閾值”，量子糾錯才能實現正向收益，達到“越糾越對”。因此，實現“低于閾值”的量子糾錯是全球量子計算領域長期追尋的核心目標，也是驗證量子計算系統能否從原型機走向實用化的關鍵里程碑之一。

中國科大超導量子計算研究團隊在國際上較早布局表面碼量子糾錯研究。2022年，研究團隊基于“祖沖之2號”超導量子處理器率先實現了碼距為3的表面碼邏輯量子比特，首次驗證了表面碼方案的可行性。2023年，谷歌實現了碼距為5的表面碼糾錯。受限于當時較高的物理量子比特各類錯誤水平，以上工作都未能真正突破糾錯閾值。

2024年底，谷歌開發了直流脈沖量子態泄漏抑制方法，基于105比特“垂柳”處理器實現了碼距為7的表面碼邏輯比特，首次實現了低于糾錯閾值的量子糾錯，相關成果于2025年2月正式發表。谷歌的方法雖然有效，但對量子處理器架構有較多約束，比如要求讀取諧振腔頻率低于量子比特頻率等。此外，隨著量子比特數擴展，這種方案在極低溫環境下需要復雜的布線，硬件資源開銷極大。

2025年，研究團隊基于107比特“祖沖之3.2號”量子處理器，提出并實現了全新的 “全微波量子態泄漏抑制架構”。“祖沖之3.2號” 處理器的性能較前代處理器得以全方位提升，其單比特門與兩比特門的平均錯誤率分別低至 0.089% 和 0.543%，可在約300納秒的讀取時間內實現錯誤率僅為 0.95% 的快速高保真度讀取。在性能提升的基礎上，研究團隊結合全微波量子態泄漏抑制架構，基于“祖沖之3.2號”實現了碼距為7的表面碼邏輯比特，邏輯錯誤率隨碼距增加顯著下降，錯誤抑制因子達到1.4，證明了系統已工作在糾錯閾值之下，成功實現了“越糾越對”的目標。同時，全微波量子態泄漏抑制架構具有天然的頻分復用特性，在硬件效率和擴展性上較谷歌的技術路線具有顯著優勢，為未來構建百萬比特級量子計算機提供了一種更具優勢的解決方案。

▲圖2. 左：隨著碼距增從3（橙色框內比特）增大到5（紅色框內比特）再到7（所有彩色標注比特），右：邏輯錯誤率指數下降

審稿人對該工作給予了高度評價，認為這是一項“雄心勃勃且令人印象深刻的研究”（an ambitious and impressive study），并指出該工作“確立了泄漏抑制的系統藍圖”（a blueprint for leakage management）。

該研究得到國家科技重大專項、國家自然科學基金委員會、中國科學院及安徽省、上海市、山東省、合肥市、濟南市等的支持。

論文鏈接：https://journals.aps.org/prl/abstract/10.1103/rqkg-dw31

（科研部、物理學院、合肥微尺度物質科學國家研究中心、中國科學院量子信息與量子科技創新研究院）