【LAM】GAA/3D DRAM 3D NAND繞不開的工藝：ALD與ALE技術介紹（橫向集成ALE ALD如何搭配？）

從2D到3D集成的技術革命

現代3D器件制造要求我們同時掌握 垂直與橫向 的刻蝕和沉積技術，這對工藝精度提出了前所未有的挑戰。

原子層沉積(ALD)和原子層刻蝕(ALE)技術憑借其 原子級精度 和 卓越的保形性 ，正成為推動3D器件制造的關鍵使能技術。本文將深入探討這些技術在先進邏輯和存儲器件制造中的工藝介紹

ALD和選擇性各向同性刻蝕/ALE技術在實際應用中仍面臨多項挑戰：

• 對介質隔離層的選擇性 要求極高

• 深凹槽填充 需要極長的沉積時間

• ALE對空洞的敏感性 影響工藝穩定性

• 鹵素殘留 可能影響器件可靠性

對于深寬比H/W < 1的結構，ALD/ALE材料插入可行且高效，工藝吞吐量僅與W成正比。而對于H/W > 1的結構，底部向上區域選擇性ALD(ASD)更為優選。

原子層沉積(ALD)：自限制反應的精確控制

ALD通過時間與空間分離兩種前驅體的半反應，實現單原子層的逐層生長。以Al?O? ALD為例：

前驅體A：Al(CH?)?

前驅體B：H?O

理想ALD工藝窗口保證了反應的自限制特性，使薄膜生長具有出色的均勻性和一致性。

原子層刻蝕(ALE)：定向與各向同性刻蝕的創新

與傳統反應離子刻蝕(RIE)相比，ALE將改性步驟和去除步驟分離為 自限制過程 ，解決了RIE在先進節點面臨的挑戰。

高深寬比支架材料的制造挑戰

當前3D NAND技術正在向500+層邁進，深寬比接近100。業界路線圖已經規劃了1000層NAND的蝕刻方案，這對高深寬比SiO?/SiN刻蝕提出了極高要求。

低溫刻蝕技術通過提高表面覆蓋度和優化化學反應路徑，實現了高深寬比結構的均勻刻蝕：

• Cryo? 1.0 ：更高刻蝕速率，更好的掩膜形貌

• Cryo? 2.0 ：進一步提高了刻蝕速率

• Cryo? 3.0 ：實現從上到下均勻的孔徑控制

ALD與選擇性各向同性刻蝕/ALE的協同

熱各向同性ALE技術成功解決了多種"難刻蝕"材料的加工難題：

熱ALE機制多樣性包括配體交換、轉化、氧化/氟化、螯合等多種反應路徑，為不同材料體系提供了定制化解決方案。

性能對比：熱刻蝕、熱ALE與自由基刻蝕

邏輯器件制造中的關鍵應用

納米片器件制造涉及多個關鍵的ALD和ALE步驟，特別是SiGe凹槽刻蝕需要極高的選擇性和均勻性：

SiGe熱刻蝕使用F?或ClF?氣體，通過Knudsen傳輸和小粘附系數實現良好的頂部到底部性能。

其他方面

3D DRAM集成需要大量橫向加工步驟，與邏輯器件不同，3D DRAM包含許多 極長的橫向構建模塊 （如電容器）：

3D集成時代要求我們具備 高保真度圖形化 、垂直和橫向刻蝕與沉積能力。ALD和定向ALE實現了高保真度圖形化，而 高深寬比支架 的制造則需要極高的沉積和刻蝕速率，低溫刻蝕等技術創新在此發揮關鍵作用。

橫向集成通過 交替進行ALD和選擇性各向同性刻蝕工藝 實現。在各向同性刻蝕工藝中，ALE能夠刻蝕傳統"難刻蝕"材料并實現優異的從上到下刻蝕速率均勻性，其主要缺點是刻蝕速率較低。