先進(jìn)封裝的岔路口

公眾號(hào)記得加星標(biāo)??，第一時(shí)間看推送不會(huì)錯(cuò)過。

人們對(duì)大型語言模型（LLM）的熱情高漲，正推動(dòng)著人工智能規(guī)模數(shù)據(jù)中心的爆炸式增長。新建的數(shù)據(jù)中心和規(guī)劃中的數(shù)據(jù)中心似乎如雨后春筍般涌現(xiàn)。伴隨這種建設(shè)熱潮而來的是巨大的壓力，人們需要更高的計(jì)算能力、更低的單次推理能耗以及更高的機(jī)架級(jí)可靠性。

能夠提供如此高性能的服務(wù)器主板依賴于GPU、AI加速器和CPU。這些設(shè)備已經(jīng)從單個(gè)單芯片發(fā)展成為采用先進(jìn)封裝技術(shù)組裝的多芯片系統(tǒng)。如今，催生多芯片系統(tǒng)的壓力也正促使這些組件變得更大、更熱、更復(fù)雜。

對(duì)于這些系統(tǒng)級(jí)封裝 (SiP) 而言，數(shù)據(jù)中心運(yùn)營商所關(guān)心的性能特征（帶寬、延遲、功耗和可靠性）越來越不是由芯片本身決定，而是由承載、互連和冷卻芯片的先進(jìn)封裝技術(shù)決定。

這種壓力迫使先進(jìn)封裝技術(shù)拿出可信的路線圖，以支持更多的芯片、更高的速度，并持續(xù)控制熱問題和機(jī)械問題。

岔路口

隨著路線圖逐漸清晰，我們?cè)絹碓角宄卣J(rèn)識(shí)到，通往更強(qiáng)大未來的道路并非只有一條。相反，我們正面臨一個(gè)岔路口，前方有幾條截然不同的分支。每條分支都有其自身的優(yōu)勢(shì)和劣勢(shì)。每條分支都會(huì)影響系統(tǒng)劃分以及后續(xù)GPU、加速器和CPU的供應(yīng)鏈。系統(tǒng)設(shè)計(jì)人員必須了解各種選擇，并在設(shè)計(jì)規(guī)劃初期就做出考慮封裝因素的決策。

本文對(duì)比了目前涌現(xiàn)出的四個(gè)極具競(jìng)爭(zhēng)力的發(fā)展方向：

1、擴(kuò)展 CoWoS。

2、過渡到 CoPoS，它是 CoWoS 的面板級(jí)扇出演化版本。

3、推出玻璃芯面板基板。

4、采用芯片-晶圓-平臺(tái)-PCB（CoWoP）技術(shù)，無需有機(jī)基板。

我們不會(huì)尋找唯一的贏家，而是會(huì)研究每個(gè)選項(xiàng)可能適用的場(chǎng)景，以及設(shè)計(jì)團(tuán)隊(duì)如何在生態(tài)系統(tǒng)發(fā)展過程中保持選擇的靈活性。

CoWoS：已驗(yàn)證，但仍有局限性

如今，采用HBM技術(shù)的多芯片AI加速器主要基于晶圓襯底上的芯片（CoWoS）工藝構(gòu)建。硅中介層在300毫米晶圓上采用傳統(tǒng)的前端和后端工藝制造。該中介層提供高密度重分布層（RDL），用于在邏輯芯片和多個(gè)HBM堆疊層之間建立數(shù)千個(gè)細(xì)間距連接，以及用于將電源和信號(hào)傳輸至有機(jī)襯底的硅通孔（TSV）。

流程很簡(jiǎn)單：芯片被放置并鍵合到中介層晶圓上，晶圓被切割成大型矩形中介層，圓形邊緣的廢料區(qū)域被丟棄。然后，芯片-中介層組件被安裝在高性能有機(jī)基板上——通常基于味之素增厚膜（ABF）——該基板用作粗焊層，并提供連接到PCB的焊球：頂部的散熱片和冷卻裝置完成整個(gè)堆疊結(jié)構(gòu)。

這種架構(gòu)自然而然地產(chǎn)生了三種互連方式：

1、片上布線速度極快且密度很高。

2、硅中介層上的互連速度稍慢，密度也較低。

3、有機(jī)基板和PCB中的布線速度相對(duì)較慢且稀疏。

系統(tǒng)架構(gòu)師需要權(quán)衡這些領(lǐng)域——在芯片之間劃分功能，并決定哪些信號(hào)留在芯片上、哪些信號(hào)穿過中介層或哪些信號(hào)穿過基板——以滿足帶寬、延遲和功耗目標(biāo)。

CoWoS技術(shù)已投入生產(chǎn)多年，被認(rèn)為是一項(xiàng)成熟且低風(fēng)險(xiǎn)的技術(shù)。它是當(dāng)今大多數(shù)旗艦級(jí)AI加速器和高端網(wǎng)絡(luò)ASIC的基礎(chǔ)。然而，首要的限制因素是中介層尺寸。在主流的CoWoS-S方案中，中介層的尺寸受限于光罩的曝光面積。目前的產(chǎn)品支持最大可達(dá)光罩尺寸三倍的中介層，約為2700平方毫米。超過這個(gè)大約2700平方毫米的范圍，則需要更復(fù)雜的方案，例如CoWoS-L或CoWoS-R，這會(huì)增加工藝復(fù)雜性和成本。

第二個(gè)限制因素是幾何形狀。我們需要從圓形晶圓上切割出大塊的矩形芯片。即使經(jīng)過精心的芯片拼接，晶圓邊緣區(qū)域仍有相當(dāng)一部分無法用作可用的中介層。實(shí)際上，只有大約三分之二的理論晶圓面積能夠轉(zhuǎn)化為大尺寸、高質(zhì)量的中介層芯片。

最終得到的這項(xiàng)技術(shù)功能卓越，但資本密集且產(chǎn)能有限。代工廠已投入巨資提高CoWoS的產(chǎn)量，但人工智能加速器和其他多芯片系統(tǒng)的需求仍在不斷增長。對(duì)許多項(xiàng)目而言，問題不在于CoWoS在技術(shù)上是否適用，而在于它能否以合適的產(chǎn)量、可接受的成本和令人滿意的進(jìn)度交付。

CoPoS：另一條道路

一種擬議的后續(xù)技術(shù)是芯片封裝在基板上的面板封裝（CoPoS），這是一種面板級(jí)扇出封裝技術(shù)。從概念上講，CoPoS 將 CoWoS 的理念擴(kuò)展到矩形面板而非圓形晶圓。根據(jù)供應(yīng)商和工藝的不同，目前路線圖上的面板尺寸范圍約為 300 × 300 毫米到 500 × 500 毫米。

從系統(tǒng)角度來看，主要優(yōu)勢(shì)在于面積利用率。大型矩形器件可以自然地平鋪在矩形面板上，其死區(qū)面積遠(yuǎn)小于圓形晶圓。對(duì)于接近 CoWoS-S 極限的超大型 AI 封裝而言，這額外的可用面積可以直接轉(zhuǎn)化為每個(gè)載體上更多的封裝，以及每平方毫米“有效”中介層或扇出區(qū)域更低的成本。

基于有機(jī)或玻璃載體的面板工藝已經(jīng)實(shí)現(xiàn)了線間距在 3–5 μm 范圍內(nèi)的重分布層，并且研發(fā)工作正朝著更精細(xì)的幾何尺寸邁進(jìn)。雖然這還不如最先進(jìn)的硅中介層布線那樣激進(jìn)，但如果精心選擇凸點(diǎn)間距和界面寬度，對(duì)于許多基于邏輯的 HBM 拓?fù)浣Y(jié)構(gòu)來說已經(jīng)足夠了。

權(quán)衡之處在于成熟度。CoPoS 需要新的工具、新的材料處理方法和新的良率學(xué)習(xí)。公開的路線圖和行業(yè)報(bào)告顯示，試點(diǎn)生產(chǎn)線預(yù)計(jì)將在本十年中期投入使用，而大規(guī)模生產(chǎn)則預(yù)計(jì)在本十年末期實(shí)現(xiàn)。這使得 CoPoS 成為一種中期選擇：對(duì)于需要大扇出面積且能夠?qū)a(chǎn)品發(fā)布窗口與該時(shí)間表相匹配的設(shè)計(jì)而言，它具有吸引力；但對(duì)于近期高風(fēng)險(xiǎn)的旗艦產(chǎn)品而言，它目前還無法直接替代。

玻璃芯面板：基材升級(jí)

與此同時(shí)，基板行業(yè)正在研發(fā)玻璃芯面板基板。與有機(jī)芯材相比，玻璃具有以下幾個(gè)吸引人的特性：

1、優(yōu)異的尺寸穩(wěn)定性和較低的翹曲度，有助于大尺寸面板的對(duì)齊和產(chǎn)量。

2、低介電損耗，對(duì)于多千兆比特和數(shù)十千兆比特鏈路意義重大。

3、核心兩側(cè)可采用細(xì)間距 RDL，并可通過玻璃通孔 (TGV) 連接它們。

設(shè)備和材料供應(yīng)商已公布了玻璃基板的路線圖，其線寬/間距正逐步縮小至微米級(jí)，面板尺寸也與面板級(jí)扇出尺寸類似。實(shí)際上，玻璃芯材可以將類似中介層的布線密度引入基板本身。

對(duì)于系統(tǒng)和芯片設(shè)計(jì)人員而言，玻璃材質(zhì)開啟了多種應(yīng)用場(chǎng)景：

1、通過將更多布線轉(zhuǎn)移到玻璃芯中，減少或消除某些 2.5D 組件中對(duì)單獨(dú)的硅中介層的需求。

2、在玻璃核心上結(jié)合面板級(jí)扇出，可以構(gòu)建非常大的 AI 或網(wǎng)絡(luò)封裝，而不會(huì)使 CoWoS-S 超出其舒適范圍。

3、在封裝級(jí)別上為芯片、SerDes 或射頻功能啟用低損耗、高頻路徑。

玻璃芯并非免費(fèi)升級(jí)。它需要不同的成型工藝、處理和加固方式，以及新的檢測(cè)策略。現(xiàn)有的有機(jī)芯生產(chǎn)線已基本攤銷完畢，對(duì)許多產(chǎn)品而言仍具有吸引力。實(shí)際上，玻璃芯很可能首先出現(xiàn)在高端、帶寬需求最高的系統(tǒng)中，然后隨著產(chǎn)量增長和成本下降，逐步推廣到更廣泛的市場(chǎng)。

CoWoP:

Collapsing Package and Board

在四種方案中，芯片封裝在晶圓上并置于平臺(tái)PCB上（CoWoP）是最具顛覆性的。與將硅中介層或扇出組件安裝在有機(jī)封裝基板上不同，CoWoP 將整個(gè)結(jié)構(gòu)直接連接到高密度印刷電路板上（圖3）。ABF或BT基板從堆疊結(jié)構(gòu)中消失。

為了實(shí)現(xiàn)這一點(diǎn)，PCB必須變得更像基板。這需要線寬/間距在15-20微米范圍內(nèi)的超高密度互連（Ultra-HDI）板，需要多次層壓工藝，以及精心設(shè)計(jì)的材料來控制翹曲和熱膨脹系數(shù)（CTE）。這與目前主流的服務(wù)器主板相比還有很大的提升空間，但隨著PCB技術(shù)的進(jìn)步，這并非遙不可及。

如果CoWoP技術(shù)能夠在直接安裝到電路板上的大型中介層或扇出組件上實(shí)現(xiàn)穩(wěn)定的良率，那么它將帶來顯而易見的優(yōu)勢(shì)：更少的層數(shù)、更少的組裝步驟，以及更短的從芯片到系統(tǒng)的路徑。此外，它還能將更多的價(jià)值和創(chuàng)新機(jī)會(huì)轉(zhuǎn)移到PCB制造商手中，從而有可能改變先進(jìn)封裝供應(yīng)鏈的結(jié)構(gòu)。

CoWoP的風(fēng)險(xiǎn)在于，它將多個(gè)極具挑戰(zhàn)性的問題——精細(xì)PCB制造、大尺寸電路板的平整度、大電流供電以及先進(jìn)的檢測(cè)技術(shù)——壓縮到一個(gè)單一且高度集成的解決方案中。目前，它仍更接近概念和早期演示階段，而非大規(guī)模生產(chǎn)階段。設(shè)計(jì)人員應(yīng)將其視為一種長期選擇，而不是CoWoS或CoPoS的直接替代方案。

選擇道路，沒有單一的贏家

鑒于這些不同的選擇，人們很容易問哪一種會(huì)“勝出”。但更現(xiàn)實(shí)的觀點(diǎn)是，這四種選擇將共存，各自服務(wù)于不同的市場(chǎng)領(lǐng)域：

1、當(dāng)必須最大限度地降低進(jìn)度和技術(shù)風(fēng)險(xiǎn)時(shí)，CoWoS 仍然是旗艦級(jí) AI 加速器和高端網(wǎng)絡(luò) ASIC 的默認(rèn)選擇。

2、當(dāng)面板級(jí)流程在生產(chǎn)中得到驗(yàn)證且產(chǎn)能到位時(shí)，CoPoS 對(duì)于超大型、高帶寬封裝就具有吸引力。

3、玻璃芯面板可作為基板的升級(jí)途徑，在某些應(yīng)用中可以補(bǔ)充或部分取代硅中介層。

4、一旦超高密度互連PCB制造和檢測(cè)技術(shù)成熟，CoWoP最終可能會(huì)為批量系統(tǒng)提供一條簡(jiǎn)化、經(jīng)濟(jì)高效的途徑。

大多數(shù)公司不會(huì)把所有賭注都押在單一業(yè)務(wù)上。相反，它們會(huì)進(jìn)行業(yè)務(wù)多元化布局：

1、在面板級(jí)替代方案明確準(zhǔn)備就緒之前，產(chǎn)品堆棧的頂端仍將使用 CoWoS。

2、中端加速器和專用數(shù)據(jù)中心芯片更早地遷移到 CoPoS 或玻璃芯基板，在這些芯片中，封裝成本比絕對(duì)互連密度更為關(guān)鍵。

3、一旦電路板生態(tài)系統(tǒng)能夠支持，邊緣人工智能、消費(fèi)電子和汽車產(chǎn)品就會(huì)探索類似 CoWoP 的流程，利用更簡(jiǎn)單的組裝和更薄的堆疊。

設(shè)計(jì)團(tuán)隊(duì)實(shí)用指南

隨著生態(tài)系統(tǒng)的演變，建筑師和實(shí)體設(shè)計(jì)師可以通過一些務(wù)實(shí)的措施來減少未來的痛苦：

接口設(shè)計(jì)應(yīng)考慮封裝特性，但不要局限于特定封裝：平面圖、凸點(diǎn)圖和接口間距的設(shè)計(jì)應(yīng)同時(shí)支持基于中介層和面板級(jí)基板，而無需完全返工。避免僅適用于單一工藝的假設(shè)。

盡早模擬多種堆疊方案：CoWoS、CoPoS、玻璃芯和CoWoP 各自都會(huì)改變熱路徑、機(jī)械性能和供電網(wǎng)絡(luò)。對(duì)幾種候選堆疊方案進(jìn)行系統(tǒng)級(jí)分析，可以在最終確定封裝方案之前，揭示哪些方案可行以及真正的瓶頸可能在哪里。

在整個(gè)供應(yīng)鏈中建立并維護(hù)良好的關(guān)系：晶圓代工廠、OSAT廠商、基板制造商、面板制造商和PCB供應(yīng)商的發(fā)展速度各不相同。產(chǎn)能獲取和早期信息往往比產(chǎn)品路線圖上的品牌標(biāo)識(shí)更為重要。廣泛的合作伙伴網(wǎng)絡(luò)能夠讓設(shè)計(jì)團(tuán)隊(duì)在技術(shù)和需求不斷變化時(shí)擁有更大的靈活性。

先進(jìn)封裝不再僅僅是后端細(xì)節(jié)，而是系統(tǒng)架構(gòu)、成本結(jié)構(gòu)和產(chǎn)品上市時(shí)間的核心組成部分。好消息是，我們的選擇越來越多，而不是越來越少。如果我們能在設(shè)計(jì)時(shí)充分考慮這些選擇，并保持路線圖的靈活性，那么即將到來的岔路口將成為我們實(shí)現(xiàn)差異化的契機(jī)，而不是阻礙創(chuàng)新的瓶頸。

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4371內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送

求推薦